- 博客(3)
- 收藏
- 关注
RSS订阅原创 MAX_II EPM1270 CPLD开发板用Verilog语言实现定时器报警
硬件环境：MAX_II EPM1270 CPLD开发板软件环境：Quartus II 、Windows10.定时器报警1、两位数倒计时、并显示2、按键设置定时值3、声音报警module shumaguan(clk_50M,rst,key,led_bit,dataout,out);input clk_50M,rst; //系统时钟50M输入 从12脚输入?input[3:0] key;output [7:0] dataout; //我们这里用数码管，outpu
2022-05-13 22:28:07
1125
原创 用MAX_II EPM1270 CPLD开发板实现流水灯
硬件环境：MAX_II EPM1270 CPLD开发板软件环境：Quartus II 、Windows10.每过1秒亮一个灯将板子上的12给灯依次亮完并循环代码解析:12行:接收复位信号，LED1亮14行:设置一个寄存器变量，每次时钟上升沿来临时加一15:若时间超过12秒(600000000个计数时间)，即所以灯轮流亮后，cnt值清零，避免变量值一直累加16:判断时间是否过去一秒，芯片的晶振为50MHZ，50000000个计数单位为一秒17-18:out后四位进行移位操作
2022-05-13 22:21:34
677
原创 用quartus II作一个异步复位，同步使能，自动加载型16位二进制加法计数器
刚开始的想法是module cont16(clk,rst,en,load,cout,dout,data);parametervalue=10;inputclk,rst,en,load;input[15:0]data;output[15:0]dout;outputcout;reg[15:0]q;regcout;assigndout=q;always@(posedgeclkorposedgerst)beginif(rst)...
2022-03-29 22:29:01
3491
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人