基于555定时器和与非门电路的时钟分频电路设计

本系统使用的Multisim14仿真文件下载链接

基于555定时器和与非门电路的时钟分频电路设计

摘要

本系统通过数字电路设计，可以实现确定相位且频率较为准确的10KHZ、30KHZ、50KHZ的方波输出。所有电路均通过仿真验证和实物验证，可很好的完成指标的要求。
本系统分为2个模块，由555定时器设计的300KHZ时钟发生模块，由计数器及门电路设计的计数分频电路。

方案综述

设计这个分频模块，我们当然会想到FPGA，毕竟信号发生器中的电路大多都是FPGA设计的，但是如果不能采用FPGA设计，只可以用数字电路设计呢？下面我的这个方案就是采用555定时器加74系列的几个芯片设计出的3种频率确定相位的方波发生电路。

时钟信号发生模块

分频模块

由于得到的方波不是占空比为50%的方波，这里需要D触发器进行触发二分频。