- 博客(6)
- 收藏
- 关注
RSS订阅原创 级联的分频电路设计
always@(posedge clk_d2 or negedge resetn)begin //4分频电路。always@(posedge clk or negedge resetn)begin //2分频。
2023-04-22 16:40:03
113
1
原创 时钟分频电路设计--verilog(2分频、3分频、4分频)
module divider(input clk,input resetn,output reg clk_d2,output reg clk_d3_pos,output reg clk_d3_neg,output clk_d3, //reg型不能assign赋值？output reg clk_d4);reg [1:0]counter;reg [1:0]counter_3;always@(posedge clk or negedge resetn)begin //4分频计数器模块
2023-04-22 15:43:41
3319
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人