【FPGA学习笔记】

1.FPGA工程的建立

2.Modelsim的使用：testbench的编写，do文件的编写

3.FPGA工程程序的烧写

==================================================================================== 

 

2.testbench的编写

(1)输入设置成reg型，输出设置成wire型

(2)模块的引入，在模块名前加I_，用于例化

(3)系统时钟的设置，#10

(4)initial模块，将所有输入信号初始化

 

---------------------------------------------------------------------------------------------

do文件的编写

(1)前面两行都是固定的

(2)vlog是添加要仿真的v文件和写好的testbench文件

(3)add是显示波形，\后面具体到要显示哪个模块的波形

(4)run是仿真的文件的运行时间单位

-------------------------------------------------------------------------------------------------------

Modelsim仿真步骤

方法一：

(1)打开Modelsim,点击“File”--“new”---“project”,保存在相应文件的Modelsim中.

(2)然后再弹出的小方框中选择“Add Exiting File”将仿真的V文件和tb文件添加进去.

(3)点击“Compile”---“Compile All”.

(4)点击“Simulate”---“Start Simulation”,把弹出界面框中的"Enable optimization"的勾除去.

(5)在仿真软件界面下方命令行写入“run  xxxx(时间长度)”

(6)要看波形的话点"view"---"wave"

方法二（推荐）：

(1)打开Modelsim,点击“File”--“new”---“project”,保存在相应文件的Modelsim中.

(2)然后在界面下面命令行写入"do xxxx.do"

=====================================================================================

3.FPGA工程程序的烧写

转载于:https://www.cnblogs.com/Dingstart/p/5325905.html