FPGA学习
文章平均质量分 89
FPGA学习记录
贾saisai
研二大咸鱼
展开
-
MATLAB、FPGA、STM32中调用FFT计算频率、幅值及相位差
最近在学习如何在STM32中调用FFT。原创 2024-09-13 10:14:25 · 837 阅读 · 0 评论 -
FPGA学习笔记之Nios II(一)简单介绍及新建工程及下载
利用Quartus中的Qsys工具,可以实现在FPGA里面跑嵌入式的功能。原创 2024-05-16 21:44:18 · 829 阅读 · 0 评论 -
FPGA数字电子技术复习笔记(一)verilog语法规则补充(语法篇2)(及ASIIC表)
通过学习数字电子技术(康华光 华中科技大学)总结。原创 2022-10-12 21:28:21 · 2556 阅读 · 0 评论 -
FPGA数字电子技术复习笔记(二)COMS、NMOS、PMOS
大概是数字电路的第三节、第五节有关Verilog的部分。原创 2022-10-19 16:57:31 · 1671 阅读 · 0 评论 -
《FPGA设计实战演练》学习笔记(一)FPGA板级基础五要素电路介绍及注意事项(最小系统)
学习书籍:FPGA设计实战演练 逻辑篇吴厚航 编著。原创 2022-10-20 16:38:59 · 1316 阅读 · 2 评论 -
《FPGA设计实战演练》学习笔记(二)FPGA核心板电路设计
SPI Flash用于FPGA器件的上电配置数据存储,由于FPGA是基于RAM结构的,下电后不能够保存数据,所以需要―颗非易失的Flash,用于存储FPGA 的配置数据。JTAG在线配置是否和配置芯片加载不冲突,JTAG在线配置的优先级是最高的,无论此时FPGA中在运行什么逻辑,只要JTAG下载启动,FPGA便停下当前的工作,开始运行JTAG下载的新的配置数据。如果是外部配置芯片启动,则通过和外部配置芯片的接口(如SPI接口)将配置芯片的数据加载到FPGA 的RAM中,配置完成后开始正式运行。原创 2022-10-21 16:30:48 · 3330 阅读 · 1 评论 -
FPGA学习笔记(十三)负数运算
再计算 0 0101+ 1 1010 =1 1111,这样的话就需要用 1111111表示0.,不方便。计算中1-2会转化为1+(-2),减法转加法,乘法转加法和位移,除法转乘法再转换。0 0101+ 1 1011= 00000 (0),于是就可以用全0表示0了。所以出现了反码:正数的反码不变,负数的反码是符号位不变,其他取反。1 0101的补码:1 1010+1 = 1 1011。如果最高位是1,就是负数,要倒转回去(即+1,取反)于是出现了补码,正数的补码不变,负数的补码加1。那么如何进行加减乘除呢。原创 2023-11-16 11:20:59 · 1567 阅读 · 0 评论 -
FPGA学习笔记(十二)IP核之FIFO的学习总结
FIFO( First In First Out):先进先出常用在数据缓存或者跨时钟域的信号传递(高速异步数据的交互)类比前面学习的ROM,只是没有地址线,采取顺序写入数据,顺序读出数据的方式。FIFO分类:SCFIFO(single clock FIFO):单时钟FIFO。DCFIFO(double clock FIFO):双时钟FIFO。DCFIFO_MIXED_WIDTHS:混合宽度双时钟FIFO。同步FIFO:读时钟和写时钟的频率相同(单时钟)原创 2023-01-07 14:47:52 · 2459 阅读 · 0 评论 -
FPGA学习笔记(十一)IP核之RAM及ROM的学习总结
RAM IP 核:随机存取存储器,不仅仅可以存储数据,同时支持对存储的数据进行修改;ROM IP 核:只读存储器,在正常工作时只能读出数据,而不能写入数据。这两种使用的资源都是FPGA 的内部嵌入式 RAM 块,只不过, ROM IP 核只用到了嵌入式 RAM 块的读数据端口。原创 2023-01-05 21:17:03 · 2275 阅读 · 3 评论 -
FPGA学习笔记(十)IP核之PLL锁相环的学习总结
锁相环工作中,当输出信号的频率与输入信号的频率相等时,输出电压与输入电压保持固定的相位差值,即输出电压与输入电压的相位被锁住,这就是锁相环名称的由来。 Quartus II软件提供了锁相环PLL的IP核,具有时钟倍频(*2)、分频(/2)、相位偏移(0-360°)和可编程占空比的功能。原创 2022-12-08 15:24:28 · 1641 阅读 · 0 评论 -
FPGA学习笔记(九)SPI学习总结及stm32的HAL库下SPI配置
一、FPGA学习笔记(一)入门背景、软件及时钟约束二、FPGA学习笔记(二)Verilog语法初步学习(语法篇1)三、FPGA学习笔记(三) 流水灯入门FPGA设计流程四、FPGA学习笔记(四)通过数码管学习顶层模块和例化的编写五、FPGA学习笔记(五)Testbench(测试平台)文件编写进行Modelsim仿真六、FPGA学习笔记(六)Modelsim单独仿真和Quartus联合仿真七、FPGA学习笔记(七)verilog的深入学习之任务与函数(语法篇3)八、FPGA学习笔记(八)同步/异步信号的打拍分原创 2022-12-06 19:40:21 · 3116 阅读 · 0 评论 -
FPGA学习笔记(八)同步/异步信号的打拍分析处理及亚稳态分析
在学习FPGA串口通信的过程中,遇到了串口接收中打拍处理的问题,有的人打两拍,有的打三拍,于是决定分析一下到底打几拍才是最好的。提示:以下是本篇文章正文内容,下面案例可供参考。原创 2022-11-19 18:50:42 · 9419 阅读 · 1 评论 -
FPGA学习笔记(七)verilog的深入学习之任务与函数(语法篇3)
当函数声明的时候,在Verilog 的内部隐含地声明了一个名为function_identifier(函数标识符)的寄存器类型变量,函数的输出结果将通过这个寄存器类型变量被传递回来,所以不需要自己定义输出变量了。函数的调用通过指明函数名和输人变量来进行。选项range_or_type(类型或范围)说明了内部寄存器的位宽。如果没有指定返回值的类型或位宽,则默认位宽为1。//定义偶校验位计算函数 function calc_parity;原创 2022-10-25 20:19:39 · 1917 阅读 · 0 评论 -
FPGA学习笔记(六)Modelsim单独仿真和Quartus联合仿真及signaltap使用
Modelsim中新建项目后,导入编写的Testbench文件和程序文件,点击compile all编译,没有错误后,点击start simulation 开始仿真。提示没有错误后,在Settings中将生成的仿真文件.vt添加到项目文件中。打开.vt文件后,一些红色箭头标注的不需要,然后在里面添加自己需要的内容。添加完成后开启仿真,quartus就会自动打开modelsim进行仿真。首先,需要在quartus中设置仿真的类型,可以在新建项目时设置。添加完成后设置编译的仿真文件。原创 2022-10-17 17:28:54 · 2200 阅读 · 0 评论 -
FPGA学习笔记(五)Testbench(测试平台)文件编写进行Modelsim仿真
在测试模块中,输入信号一般定义为 reg 型信号,因为后面需要在always/initial语句块中被赋值,输出信号一般为 wire型即可。这里是定义了测试模块的名字为tb_led_dynamic,编写的.v文件中的模块叫功能模块,那里也有名字的定义。如何把自定义的信号以及模拟的信号和实际功能模块挂钩呢,所以采用的是实例化,即把模拟的输入信号传入到功能模块中。作用:返回所在模块的仿真时间,可以查看信号的出现的时间,用来把握信号的时序。定义的是仿真过程所有与时间相关量的单位(即1单位的时间)。原创 2022-10-07 16:10:24 · 2814 阅读 · 2 评论 -
FPGA学习笔记(四)通过数码管学习顶层模块和例化的编写
我认为顶层文件的编写,相当在编写嵌入式裸机开发中的main.c文件,需要将各个子文件综合在一起,其中需要将一些变量关联在一起,C语言中采用的extern的声明方式,将变量在不同的文件中调用,FPGA就使用顶层文件的例化将他们关联在一起。在正点原子FPGA的开发指南中,在数码管一章中,有一个顶层文件的编写,因为把计时模块和数码管显示的模块分开了,为了实现隔一段时间,数码管显示不同的数字。首先要把外部信号进行模块化,之后要进行引脚的连接。在一个模块中引用另一个模块,对其端口进行相关连接,叫做模块例化。原创 2022-09-25 18:17:38 · 5885 阅读 · 2 评论 -
FPGA学习笔记(三) 流水灯入门FPGA设计流程及阻塞/非阻塞赋值的分析
下图是仿真,对区段进行截取可以看到200ms,LED的时间变化一次。按键没有按下的时候,RESET是高电平,按键按下的时候是低电平。下载程序到板子中,也可以看到实现了流水灯。我应该把注释写清楚了。原创 2022-09-24 10:35:17 · 1153 阅读 · 0 评论 -
FPGA学习笔记(二)Verilog语法初步学习(语法篇1)
在FPGA设计里面,我们有多种设计方式,如原理图设计方式、编写描述语言〈代码〉等方式。一开始很多工程师对原理图设计方式很钟爱,这种输入方式能够很直观的看到电路结构并快速理解,但是随着电路设计规模的不断增加,逻辑电路设计也越来越复杂,这种设计方式已经越来越不满足实际的项目需求了.这个时候Verilog 语言就取而代之了,目前Verilog已经在FPGA开发/IC设计领域占据绝对的领导地位。原创 2022-09-23 16:43:18 · 1514 阅读 · 0 评论 -
FPGA学习笔记(一)入门背景、软件及时钟约束的概念及程序下载与固化
使用正点原子的PFPGA开拓者V2学习,通过b站上正点原子的手把手教你学FPGA-基于开拓者V2学习。原创 2022-09-23 10:32:45 · 2792 阅读 · 0 评论