计算机组成原理－－同步减法器

　　在上一篇博文（计算机组成原理－－真正的减法器-CSDN博客）中，给出了 “级联式” 减法器的电路图。

　　“级联式” 减法器的各级减法运算，是从低位到高位逐位进行的。这种方法虽然完全符合人类的算法，但是，也带来了速度低的缺点。而且，相减的位数越多，速度就越低。

　　为了提高减法器的工作速度，也可以仿照 “同步加法器” 的设计思路，把 “逐位进行” 的算法，改为 “同步借位” 的算法。那么，各个位的差，就会在同一步调下产生。

　　对于一个全减器，输入信号有三个(A、B、Ci)，输出信号有两个(Co、S)。它们之间的逻辑关系式如下：
　　　Co = /AB + /ACi + BCi  = /A (B + Ci) + BCi
　　　S  = A ⊕ B ⊕ Ci

　　与全加器的关系式相比较，可看出：
　　　全减器的借位 Co，与全加器的进位 Co 不同，变量 A 是取反的。
　　　而两者的 S，是相同的，变量 A 都是