What is Floorplanning？

LEEE@FPGA

已于 2023-06-19 17:47:31 修改

阅读量610

点赞数

分类专栏：数字IC设计后端文章标签： FloorPlanning

于 2022-07-19 11:37:21 首次发布

本文链接：https://blog.csdn.net/baidu_34971492/article/details/125868533

版权

数字IC设计后端专栏收录该内容

9 篇文章 ¥9.90 ¥99.00

订阅专栏

超级会员免费看

Floorplanning涉及macro/block放置、pin放置、电源规划和电源网格。该过程的决策直接影响整体实施周期，包括电源、面积、时序和性能。通过多次迭代和与不同利益相关者的反馈，优化设计参数。 Floorplanning的结果确定了硬宏和内存的布局，以及电源规划、引脚位置和芯片区域划分。此外，输入包括综合网表、设计约束、IO约束、平面规划控制参数和技术文件。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

What is Floorplanning？

在这里插入图片描述
Floorplanning 包括macro/block放置，pin 放置，power planning和power grid。使这项工作更重要的是，对macro/block放置，I/O-PAD放置以及power planning的决定直接或间接影响了整体实施周期。
许多迭代碰巧获得了最佳的Floorplanning 。设计师会照顾设计参数，例如电源，区域，时机和Floorplanning 期间的性能。根据实施团队，IP所有者和RTL设计师等其他利益相关者的反馈，对这些估计进行了反复审查。Floorplanning 的结果是可以并行实现的macros/blocks, power grid, pin placement,和分区块的适当布置。
Floorplanning的第一个经验法则是以使您最终形状的核心区域正方形的方式安排硬宏和记忆。但是，由于大量的analog-IP blocks, memories和设计中的其他各种要求，这总是不可能的。