EDA数字系统设计
虚竹777777
一粟,不粟
展开
-
有限状态机时序电路设计之检测连续四个0或1的个数
功能描述:有限状态机时序电路设计之检测连续四个0或1的个数原创 2017-05-04 22:18:43 · 2638 阅读 · 0 评论 -
verilog之十人表决器
功能描述:这是一个十个裁判表决的电路,基本功能:每个裁判输入1:同意;0:不同意.按照少数服从多数的原则,输出情况除了通过、不通过或待定等状态。module first(a1,a2,a3,a4,a5,a6,a7,a8,a9,a10,out); input a1,a2,a3,a4,a5,a6,a7,a8,a9,a10; //十路信号 output reg [1:0] o原创 2017-05-05 11:05:34 · 6776 阅读 · 0 评论 -
verilog之8位二进制乘法
两个8位二进制数a,b,c=a*b;将输入a,b和结果c显示到七段管上,用十六进制表示,a用两个七段管,b用两个七段管,c用四个七段管module mutiple(a,b,outa1,outa2,outb1,outb2,out1,out2,out3,out4);input[7:0] a,b;output reg[6:0] outa1,outa2,outb1,outb2,out1,out2,ou原创 2017-05-05 11:12:39 · 10542 阅读 · 0 评论