- 博客(5)
- 收藏
- 关注
RSS订阅原创 数字IC前端设计入门基础（2）时钟切换电路
在时钟设计中，特别是大型时钟网络结构中时钟切换电路是不可避免的，经常会在低速晶振时钟和高速PLL时钟之间切换，但是我们不能直接简单的用mux电路就切了，否则会导致时钟出现毛刺，这对时序电路来说是不可接受的，因此需要特别设计此电路。写RTLcode的时候尽量全部用standcell代替逻辑描述，这样的处理更严谨，封成一个模块后让后端设为don't touch，不要让综合工具为了优化而动这些寄存器的位置，甚至在中间加了逻辑。
2024-06-02 12:26:52
202
原创 数字IC前端设计入门基础（1）之静态时序分析-STA
上一篇简单描述了时序逻辑与组合逻辑电路的区别、建模，其中提到了时序逻辑电路是由时钟驱动的，那么时钟根据不同的相位关系可以分为同步时钟和异步时钟，工作在同步时钟的电路称为同步电路，工作在异步时钟的电路称为异步电路。
2024-04-26 23:45:27
1458
1
原创 --起因--
目前来看RISC-V有一种势不可挡的趋势在国内以及国际迅速蔓延，由于其灵活性和开源性个人还是觉得蛮有前途的，而且了解cpu内核设计才能对整个计算机体系结构有更深刻的认识，我还是计划沿着一个开源项目开始了解，我选择了芯来的E203作为学习材料，并且他有相关的书籍两套，一本讲基本原理、架构，一本讲实战项目，可以说是很方便了。本人从来没有做过cpu内核设计，但是对该领域还是蛮感兴趣，在这里给自己挖个坑，不断逼迫自己去主动学习相关内容。
2024-04-15 22:54:32
268
原创 --缘起--
作为一名数字ic前端设计工程师，及时记录并复习可以有效提升自身技术积累，可惜自己意识到这个问题较晚且有一定惰性，导致到现在才有这个想法和决心。该社区主要打算用于记录一些数字IC前端设计入门基础知识和技术原理、工具技巧之类的文章，全部自己原创，只有自己能表达出来、用自己的语言组织出来才能算是理解了。在该系列中希望各位看官可以在发现有错误或者表述不清、不恰当的地方及时地在评论区指出，也欢迎大家友善共同探讨各类问题，不包括技术类，后续有时间了也会分享一些职场趣闻或者吐槽、心得。
2024-04-15 21:35:59
92
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人