- 博客(15)
- 收藏
- 关注
RSS订阅原创 串行加法器设计
主要组成本案例是为了设计一个8位的串行加法器，其包括：移位寄存器 shift8bit.v一位加法器，状态机设计 adder.v顶层设计 top_adder.v测试文档 tb_top_adder.v主要设计思路来源于《数字逻辑基础与Verilog设计》移位寄存器代码`timescale 1ns/1psmodule shift8bit(Clk,Rst_n,Ena,Data_in,Data_set,Q);input Clk,Rst_n,Ena,Data_in;input [7
2021-12-25 19:12:18
927
原创 学习笔记 《数字设计与计算机体系结构》
2 组合逻辑设计组合电路和时序电路的区别是在于输出是否与之前的状态有关。本章还介绍了布尔表达式，布尔代数等知识点，推气泡法是比较好的能根据电路原理图快速写出逻辑电路的表达式的方法。然后是卡诺图化简方法。数据选择器、译码电路等。
2021-11-20 22:16:00
808
原创 学习笔记《数字设计与计算机体系结构》
1、关于数制十进制数、二进制数、十六进制数的每一位的权不同。权是a^n，（n为该位数右边位数的个数，如最低位的n是0，a是模数，二进制数a为2，十进制10，十六进制16...）【书上是a^(N-1),N为该位数所在位】十进制转换为2进制，从高位到低位逐个求得，减去最接近的2的幂次方。从低位到高位逐个求得，先对2求余，得到最低位，再对商求余得到商的最低位，得到第2位，再对新商求余......整个过程可以理解为是对2求余，对4求余，对8求余，对16求余.......其实和从高到低求是一样的理解。
2021-11-19 10:58:23
716
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人