数字电子钟设计制作——数字逻辑课程设计 Verilog HDL CPLD
目的:
1.进一步掌握数字电子技术的理论知识,培养工程设计能力和综合分析问题、解决问题的能力;
2.基本掌握常用电子电路的一般设计方法,提高电子电路的设计和实验能力;
3.掌握复杂可编程逻辑器件CPLD的原理及使用方法;
4.掌握Verilog HDL硬件描述语言的一般语法规则,学会设计方针CPLD器件,了解CPLD的烧写过程;
5.熟悉并学会选用电子元器件,为以后从事科研和生产工作打下一定的基础。
内容:
用Verilog HDL对CPLD进行编程,并增加适当的电子元件,设计一个数字电.
原创
2020-05-17 15:24:03 ·
2348 阅读 ·
1 评论