FPGA设计
文章平均质量分 68
IsAlongYa
技术开源、资源共享
展开
-
异步FIFO设计
异步FIFO设计1 异步FIFO结构异步FIFO的功能可以分为:双端口RAM,负责数据的存储异步FIFO写控制模块,控制FIFO写操作和写满信号(fifo_full)的产生异步FIFO读控制模块,控制FIFO读操作和读空信号(fifo_empty)的产生bin_to_gray:自然二进制码转格雷码模块,用于将二进制读写地址转成格雷码读写地址gray_to_bin:格雷码转自然二进制码模块跨时钟域同步模块,消除亚稳态2 异步FIFO的Verilog设计设计关键:跨时钟传输信号通过原创 2021-08-11 17:10:30 · 240 阅读 · 0 评论 -
自主解决Quartus软件编译(综合)出现的错误、警告
自主解决Quartus软件编译(综合)出现的错误、警告在对工程进行综合或者编译时,Quartus软件会给出综合或者编译报告,同时给出错误、警告的提示信息,那么我们如何根据这些提示信息去解决我们设计的问题。因为错误和警告信息不可能一一列举,因此只能靠自己去解决问题,为了方便我们自己debug,我们可以直接去官网寻找解决办法。网址如下https://www.intel.cn/content/www/cn/zh/programmable/support/support-resources/knowledge原创 2021-06-06 11:53:59 · 8032 阅读 · 0 评论 -
(二)SDRAM——SDRAM操作时序
(二)SDRAM——SDRAM操作时序说明:个人学习笔记参考内容:正点原子手把手教你学FPGA系列视频目录(二)SDRAM——SDRAM操作时序1 SDRAM初始化模式寄存器设置2 SDRAM读写操作2.1 行激活2.2 列读写2.3数据输出(读数据)2.4 数据输入(写数据)2.5 其他知识突发长度数据掩码预充电3 SDRAM刷新自动刷新(Auto Refresh)自刷新(Self Refresh)自刷新(Self Refresh)1 SDRAM初始化SDRAM芯片上电之后需要一个初始化的过程,原创 2021-04-06 15:31:15 · 1775 阅读 · 0 评论 -
(一)SDRAM——SDRAM入门介绍
(一)SDRAM——SDRAM入门介绍说明:个人学习笔记参考内容:正点原子手把手教你学FPGA系列视频目录(一)SDRAM——SDRAM入门介绍1 存储器类型2 SDRAM寻址3 SDRAM存储容量4 SDRAM存储单元结构5 SDRAM功能框图6 SDRAM器件原理图SDRAM: Synchronous Dynamic Random Access Memory 同步动态随机存储器1 存储器类型RAM 随机存取存储器,易失存储器,读写速度快,容量小(DRAM, SRAM),手机的运行内存指的就原创 2021-04-05 22:04:39 · 1524 阅读 · 0 评论