实训——基于 Logisim 的 RISC-V 处理器设计

已于 2023-05-26 08:07:46 修改
阅读量2k 收藏 18
点赞数 17
文章标签： risc-v
于 2023-05-23 11:34:50 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/bbchk/article/details/130818027
版权

educoder计算机原理实训

第1关：指令存储器及数据存储器件

 先把环境配置好

根据要求把这个文件复制到download里就行了

 用Ripes工具，将汇编代码转换成机器码：

根据对指令存储器中的值进行修改方法，进行修改

先把数据写到txt中

再在编辑中打开

 选择hex即可

可以看到指令已经显示

 即可通过

第2关：寄存器文件

将reg用译码器分成32条线路（选择位为5），并连上使能端

分到32个寄存器，每个寄存器都连接写入数据和时钟，当调用这个寄存器时，进行写入，在时钟上升沿变化

0寄存器单独连32位常数0写入

用多路复用器输出到read1和read2，选择read1和read2得到结果

参考：https://blog.csdn.net/Mr_Fmnwon/article/details/130821431?spm=1001.2014.3001.5501

第3关：立即数扩展部件

按照上边两个表连接即可 ，大概就是这么个意思如下图，剩下的其他节点都要连上I型（下图没有连）

第4关：基础数据通路及控制器设计（仅支持 RV32I 中的 I 类型运算类指令）

 先把总体连好

要把Regs的所有输入输出接口都接上，否则无法写入或无法通过（需要输入xb并读入B）

接上以下接口

 接好后如下图

注意rs2需要自己先从inst里取好,是inst[24:20]

 然后看control

有几个关键点

 就是下面这两个东西是一定的

然后就是inst要根据指令的不同来改变ALUSel的值，不过还算是简单吧只有两个指令是不一样的

sub和sral

 对于SRAI、SRA：

当funct3是101时，次高位是1（第30位），则为SRA

对于SUB：

当opcode为0110011时（第五位是1），为sub

参考：http://dg.064100.net/qianru/riscv/2022-08-12/445.html

 综上，只需要判断指令是不是减法或者右移再计算正确的ALUSel即可。

不过其实并不用判断是不是sub（不是I型）只能是为之后作铺垫吧，接5的线应该可以直接接0，不过i型5也总是0，哈哈

下图是我多此一举了，还能改进，懒得改了这题写好久

第5关：增加对 R 类型运算指令的运行支持

按这个图连接

 在control中设置好以下参数（BSel在datapath里设置）

 主要是ALUSel吧，结合上一关的铺垫，加一个判断，在已有判断左右移的基础上加一个判断sub和add的判断

判断其是不是0001,1时opcode的第五位，个人感觉是很巧妙的，用这四位就能判断是加、减或左右移（甚至I、R型都搞定了）

 稍微把他弄好看一点

 用隧道从inst得到几个要输入的参数和BSel即可

第6关：增加对 S 类型和 I 类型访存指令的运行支持

 

只需要照着上边连就行其他都和上一关一样，唯一要注意的就是这个

主要是control需要动动脑子

在第五关的基础上添加了一个识别opcode的模块如下

但有些判断也不是很严谨，仅仅可以实现题目的所有指令（就几种指令，很多输出只有一个判断就能知道），可能后面还要改动

第7关：增加对 B 类型条件跳转指令的运行支持

只需要满足下表条件即可

 设计出control电路图（建议自己思考，有好多方法可以写，只需要满足条件就行），看上去很复杂，实则很简单，就是一些判断罢了。比较模块我是先进行比较，通过funct3指令选择对应指令的结果，再看是不是b指令，是就输出结果，不是就置0。

datapath就根据下图连接就行，只有部分需要改动和添加。记得把reg1和reg2给放进去

第8关：增加对 J 类型和 I 类型跳转链接指令的运行支持

注意这段！！！后面给的表上少了一些信息（对于ALU和PCSel的设置上），测试了好久才发现。。。

方法都和之前一样

照着图连，这个图基本上都不会连错 

主要是control。这里做一个更正，之前的ALU没有考虑到I、R类型的一些情况，这里做了一点改动进行完善，但总的还是没有太大变化的。添加了JAL和JALR的部分，还有按照题目所给的控制信号的取值完成电路的设计，哎就是那一段话没有注意看，本来可以写快一点的。


第9关：增加对 U 类型长立即数处理指令的运行支持

按照图连就行

方法都和上边一样，就多了两个U指令的判断，题目错误也已经更新改对了（跟着控制信号取值的那个表做就行了，方法都可仿照上边几关）。可以说没有啥难度，自己做吧

如何找到错误

可以先复制指令

 然后写到这里边（或者直接在图形化界面查看），就可以知道这条指令是啥了，然后可以大概判断是哪一个模块出错

 然后再在control里边写入inst（写完也不用改回原来的值，也能通过）

用这个手指就可以看所有数据了

 假如运算结果是错的，大概率ALUSel是错的

 还有就是看指令类型对着信号取值表和control最左边那一栏比较

仅做参考，麻烦各位同学有自己的思考哟(~_~^)

不知地下宫阙
关注
  • 17
    点赞
  • 踩
  • 18
    收藏
    觉得还不错? 一键收藏
  • 6
    评论
基于 Logisim 的 RISC-V 处理器设计（单周期）
05-30
基于 Logisim 的 RISC-V 处理器设计（单周期）
RiscV-Logisim:Risc V | 单周期| 数据路径
03-29
Logisim软件上的Risc V单周期仿真。 代码： 柜台 斐波那契 故障排除代码文件
基于 FPGA 的 RISC-V 处理器设计
05-18
【作品名称】：基于 FPGA 的 RISC-V 处理器设计 【适用人群】：适用于希望学习不同技术领域的小白或进阶学习者。可作为毕设项目、课程设计、大作业、工程实训或初期项目立项。 【项目介绍】： RISC-V 是一个基于精简指令集(RISC)原则的开源指令集架构(ISA)。本次设计基于 RISC-V 指令集架构，完成了一个简单的 RISC-V 单周期处理器，实现了大部分 RV32I 的指令，包括算术逻辑指令、移位指 令、访存指令、分支跳转指令、比较指令、无条件跳转指令等。 本次设计使用 Verilog 语言进行设计，使用 Vivado 进行综合，使用 ALINX 黑金 AX7010 开发板的 PL 部分(ZYNQ-7000)上板验证。
基于RISC-V的单周期CPU设计 中国科学院大学研究生课程 计算机体系结构 课程大作业.zip
09-29
1、该资源内项目代码都经过测试运行成功，功能ok的情况下才上传的，请放心下载使用！ 2、本项目适合计算机相关专业(如计科、人工智能、通信工程、自动化、电子信息等)的在校学生、老师或者企业员工下载使用，也适合小白学习进阶，当然也可作为毕设项目、课程设计、作业、项目初期立项演示等。 3、如果基础还行，也可在此代码基础上进行修改，以实现其他功能，也可直接用于毕设、课设、作业等。 适用工作项目、毕业设计，课程设计，项目源码均经过助教老师测试，运行无误，轻松复刻，欢迎下载 -------- 下载后请首先打开README.md文件（如有），仅供学习参考。
【头歌实训】【基于 Logisim 的 RISC-V 处理器设计 · 终】
Mr_Fmnwon的博客
05-26 1675
为了能够加深我们的理解，教员开启了基于Logism的RISC-V处理器的实现总体而言， 实验是逐步加深的，然而每一关的难度确实大（主要来自于这么多接线，一点点错误就会导致死循环/报错），最终还是做完了。实验共9关，从第四关开始（印象中是），后面的几关都是基于前面的完成的部分，不断添加功能（所以后面每一关都是复制粘贴前一关后，再新加内容），最后一关可以说集成了从第四关开始的所有功能——第九关向前兼容。理论上说，第九关的结果（代码），可以秒杀从第四关起的所有关卡。
头歌实践教学平台 RISC-V流水CPU设计---HUST
m0_61820263的博客
06-13 2021
一般建议本地的 jar 文件和 cpu.circ 文件在同一目录下，如果出现这个问题，可以将本地 cs3410.jar 先移动到 cpu.circ 同目录下后，打开 cpu.circ，logisim 会提示找不到 cs3410.jar，重新指向同目录 cs3410.jar，存盘退出，再重新上传电路文本内容，即可解决这个问题。由于24条指令的测试程序benchmark节拍周期数过多，所以会输出大量信息，educoder平台不支持，所以本测试中使用了精简模式，左侧测试用例部分这里仅仅输出表头，如下图所示。
RISC-V CPU课程设计报告【计算机组成原理课设】
Genius_Simpson的博客
01-04 1万+
博主在ujs大二完成的计算机组成原理课设，内容是RISC-V CPU设计。（当时也是做的快吐血了~~） 完成情况（写在前面）     在本次计算机组成原理课程设计中，我完成一个基于RISC-V指令集架构的模型CPU。此CPU可以实现I型、R型、S型、B型、U型和J型指令。     其中I型指令主要是将寄存器中的数据和生成的立即数进行运算，最终将结果存入寄存器中；此外，对于I型指令中的load指令，实现了将从数据存储器中去除的数
基于 Logisim 的 RISC-V 处理器设计（单周期）（头歌实训）
weixin_69197475的博客
05-30 481
来自大佬的馈赠（手动@不知地下宫阙），家人们一块共享吧。家人们谁懂啊，是真的难啊！
使用logisim搭建单周期CPU与添加指令
热门推荐
qq_45551930的博客
11-27 1万+
使用logisim搭建单周期CPU与添加指令 搭建 总设计 借用高老板的图，我们只需要分别做出PC、NPC、IM、RF、EXT、ALU、DM、Controller模块即可，再按图连线，最后进行控制信号的处理，一个CPU就差不多搭完了。目前支持的指令集为{addu、subu、ori、lw、sw、beq、jal、jr、nop、lui、sb、lb、sh、lh} 下面分模块逐个分析 PC 本质上就是一个32位的寄存器，这里采用的是异步复位，所以直接把reset信号连在clear口。 NPC 由于我的CPU支持b
简记一次计算机系统课程实验-RISCV流水线处理器设计与实现
weixin_52111404的博客
09-24 1934
CPU设计
RISCV-RV32I-LOGISIM:RISCV是一个开源软件
04-11
RISCV-RV32I-LOGISIM RV32I单周期Logisim仿真 介绍： Logisim是允许您设计和仿真数字逻辑电路的工具。 具有从较小的子电路构建较大的电路的能力。 RISCV是一种开放源代码软件标准指令集体系结构（ISA），其最初旨在支持计算机体系结构研究和教育。 所需设备： 注册文件 ALU 控制单元 控制解码 类型解码 立即生成 程序计数器/指令指针-存储器 指令存储器（ROM） 资料记忆体（RAM） 分支电路 指导人： 必备工具： 实施/设计： 通过使用32位寄存器文件，控制单元，立即生成，ALU在logisim上构建简单的单周期RISCV（RV32I）处理器，并使用Logisim ROM作为指令存储器，并使用Logisim RAM作为数据存储器。首先，创建32位位寄存器文件，该寄存器文件使用5位地址选择32个寄存器之一，并使用寄存器使能线向其中写入
RISCV-RV32I-Logisim
04-03
RV32I单周期逻辑仿真 介绍： Logisim是允许您设计和仿真数字逻辑电路的工具。 具有从较小的子电路构建较大的电路的能力。 RISCV是一种开放源代码软件标准指令集体系结构（ISA），其最初旨在支持计算机体系结构研究和教育。 所需设备： 注册文件 ALU 控制单元 控制解码 类型解码 立即生成 程序计数器/指令指针-存储器 指令存储器（ROM） 资料记忆体（RAM） 分支电路 指导人： 必备工具： Logisim软件 金星在线模拟器 Github 实施/设计： 通过使用32位寄存器文件，控制单元，立即生成，ALU在logisim上构建简单的单周期RISCV（RV32I）处理器，并使用Logisim ROM作为指令存储器，并使用Logisim RAM作为数据存储器。首先，创建32位位寄存器文件，该寄存器文件使用5位地址选择32个寄存器之一，并使用寄存器使能线向其中
Logisim单周期CPU设计文档1
08-08
和beq皆为1时，PC <= PC + 4 + (imm32<<2)否则，PC <= PC +43输出指令根据PC的值，取出IM中的指令GRF端口说明表3-GR
基于RISC-V的处理器设计与实现
05-18
【作品名称】：基于RISC-V的处理器设计与实现 【适用人群】：适用于希望学习不同技术领域的小白或进阶学习者。可作为毕设项目、课程设计、大作业、工程实训或初期项目立项。 【项目介绍】： 实验环境： 软件：...
基于Scala的XiangShan开源高性能RISC-V处理器设计源码
最新发布
05-26
XiangShan是一个基于Scala的开源高性能RISC-V处理器设计源码，该项目包含394个文件，其中包括332个Scala源文件、16个Python脚本、10个Shell脚本、7个Markdown文档、4个C语言源文件、3个YAML文件、3个gitignore文件、...
香山开源高性能RISC-V处理器.pdf
10-31
香山开源高性能RISC-V处理器-包云岗PPT-仅供各位学习使用
杭电计算机组成原理实验RISC-V 实验 实现运算及传送指令的CPU设计实验 实现访存指令的CPU设计实验 实现转移指令的CPU设计实验
qq_47935248的博客
07-10 3957
杭电计算机组成原理实验RISC-V 实验 实现运算及传送指令的CPU设计实验 实现访存指令的CPU设计实验 实现转移指令的CPU设计实验一、实验目的与要求1、 实验目的：a) 掌握RISC-V的转移指令的数据通路设计，掌握指令流和数据流的控制方法b) 学习依据新增指令，修改多周期CPU的系统结构的方法，具备链接各模块构建整机的能力。c) 掌握基于有限状态机，实现控制单元的设计方法。d) 在实现RISC-V的R型和I型运算类指令，U型传送类指令，访存指令的基础上，进一步实现转移类指令beq,jal,jalr真
计算机系统基础（六）之RISC-V流水线设计——用ChatGPT辅助学习
qq_38915354的博客
03-26 3174
RISC-V流水线设计
RISC-V学习笔记
已迁移至 https://seekstar.github.io/
05-23 467
文档介绍：https://www.cnblogs.com/mikewolf2002/p/9654946.html 中文手册：http://crva.ict.ac.cn/documents/RISC-V-Reader-Chinese-v2p1.pdf 所有立即数都被拓展成32位。 opcode指定总体功能，同时决定了指令格式。funct指定了具体的小功能。 压缩指令集 ...
手把手教你设计cpu——risc-v处理器篇
06-28
### 回答1： 很高兴听到您对RISC-V处理器的兴趣。设计CPU是一项复杂的任务，需要深入的计算机体系结构知识和硬件设计技能。以下是一些基本步骤，可以帮助您开始设计RISC-V处理器： 1.了解RISC-V架构：RISC-V是一种开放源代码指令集架构，它的设计旨在简化处理器的设计和实现。您需要了解RISC-V的指令集、寄存器、内存管理和异常处理等方面的基本知识。 2.选择设计工具：设计CPU需要使用硬件描述语言（HDL），如Verilog或VHDL。您需要选择一个合适的设计工具，如Xilinx Vivado或Altera Quartus等。 3.设计处理器核心：处理器核心是CPU的主要组成部分，它包括指令译码、执行单元、寄存器文件和数据通路等。您需要根据RISC-V架构的要求设计处理器核心。 4.实现内存管理单元：内存管理单元（MMU）是处理器的重要组成部分，它负责管理内存访问和虚拟地址转换等。您需要实现MMU以支持RISC-V的内存管理功能。 5.测试和验证：设计CPU后，您需要进行测试和验证以确保其正确性和性能。您可以使用仿真工具进行测试，或者使用FPGA进行验证。 以上是设计RISC-V处理器的基本步骤，但这只是一个简单的概述。设计CPU需要深入的计算机体系结构知识和硬件设计技能，需要不断学习和实践。希望这些信息能够帮助您开始设计RISC-V处理器。 ### 回答2： RISC-V处理器是一款开源的指令集架构，目前被广泛应用于各种类型的芯片设计中，如移动设备、网络设备、服务器等。在学习如何设计RISC-V处理器之前，我们需要先了解一些基本的概念和技术。 首先，指令集架构（ISA）是处理器硬件和软件之间通信的接口规范，决定了处理器可以解释和执行哪些指令。在RISC-V处理器中，指令集被分为不同的“指令集扩展”模块，包括基本指令集、乘除运算指令集、浮点运算指令集等。每个扩展模块都包含一组相关的指令，为定制和优化处理器提供了灵活性。 其次，流水线技术是处理器设计中常用的性能优化手段。流水线是一个分阶段的处理器执行单元，每个阶段依次执行指令的不同部分，从而实现指令并行执行。然而，流水线可能会遇到数据相关性和控制相关性等问题，需要使用一些技术来解决。 最后，硬件描述语言（HDL）是描述数字电路和系统的语言，可以使用HDL来描述处理器的逻辑电路和功能实现。常见的HDL包括Verilog和VHDL，可以使用这些语言来实现RISC-V处理器的功能模块。 接下来，我们可以手把手教你如何设计RISC-V处理器： 第一步，定义指令集。定义指令集是设计处理器的第一步，需要确定基本指令集并考虑扩展模块的需求。 第二步，确定处理器流水线架构。处理器流水线架构的设计涉及指令的分阶段执行和数据通路的设计，需要考虑处理器性能和复杂度的平衡。 第三步，实现处理器的逻辑电路。通过HDL语言来实现RISC-V处理器的逻辑电路和功能模块，包括控制单元、寄存器文件和运算单元等。 第四步，进行仿真和验证。仿真和验证是测试处理器功能和性能的关键步骤，可以使用EDA工具来进行仿真和验证。 第五步，进行物理设计。物理设计涉及到处理器芯片的物理规划、布图和布线等步骤，需要协同进行。 以上是大致的设计流程，实际上，RISC-V处理器设计需要考虑的因素还有很多，例如内存管理、中断处理等等。不过，只要按照步骤逐步设计，加上充分的沟通和协作，基本上都能够顺利完成设计任务。 ### 回答3： RISC-V是一个完全开源的指令集架构，可以自由使用和修改，非常适合自己设计CPU。以下是手把手教你设计CPU-RISC-V处理器篇。 第一步：确定CPU体系结构和指令集 首先，需要确定CPU的体系结构和指令集。RISC-V提供了多个不同级别的指令集，每个级别的指令集都有不同的指令数量、复杂度和性能。根据自己的需要和能力，选择适合自己的指令集。 第二步：设计CPU数据通路 设计CPU的数据通路需要确定如何实现指令的执行和数据的传输。可以使用硬件描述语言（例如Verilog）来描述数据通路。对于RISC-V处理器，需要实现以下基本单元：ALU（算术逻辑单元）、寄存器文件、存储器控制器和指令解码器。 第三步：测试CPU 设计完成后，需要对CPU进行测试。可以使用模拟器来模拟CPU的运行，也可以将CPU制成芯片进行实际测试。在测试期间，可以使用不同的指令和数据来验证CPU的正确性和性能。 第四步：优化CPU 一旦确认CPU能够正确运行，就可以开始优化CPU的性能。可以使用一些技术来提高CPU的性能和功效，例如通过流水线、分支预测、数据缓存等方式提高数据传输和处理效率。 总结： 设计RISC-V处理器需要确定体系结构和指令集，设计数据通路，测试和优化。这个过程需要深厚的计算机体系结构和数字电路设计的知识，同时要有足够的耐心和毅力。通过这个过程，可以获得极为满足和有成就感的终极收获。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值