实训——基于 Logisim 的 RISC-V 处理器设计

已于 2023-05-26 08:07:46 修改
阅读量2.2k 收藏 18
点赞数 17
文章标签： risc-v
于 2023-05-23 11:34:50 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/bbchk/article/details/130818027
版权

educoder计算机原理实训

第1关：指令存储器及数据存储器件

 先把环境配置好

根据要求把这个文件复制到download里就行了

 用Ripes工具，将汇编代码转换成机器码：

根据对指令存储器中的值进行修改方法，进行修改

先把数据写到txt中

再在编辑中打开

 选择hex即可

可以看到指令已经显示

 即可通过

第2关：寄存器文件

将reg用译码器分成32条线路（选择位为5），并连上使能端

分到32个寄存器，每个寄存器都连接写入数据和时钟，当调用这个寄存器时，进行写入，在时钟上升沿变化

0寄存器单独连32位常数0写入

用多路复用器输出到read1和read2，选择read1和read2得到结果

参考：https://blog.csdn.net/Mr_Fmnwon/article/details/130821431?spm=1001.2014.3001.5501

第3关：立即数扩展部件

按照上边两个表连接即可 ，大概就是这么个意思如下图，剩下的其他节点都要连上I型（下图没有连）

第4关：基础数据通路及控制器设计（仅支持 RV32I 中的 I 类型运算类指令）

 先把总体连好

要把Regs的所有输入输出接口都接上，否则无法写入或无法通过（需要输入xb并读入B）

接上以下接口

 接好后如下图

注意rs2需要自己先从inst里取好,是inst[24:20]

 然后看control

有几个关键点

 就是下面这两个东西是一定的

然后就是inst要根据指令的不同来改变ALUSel的值，不过还算是简单吧只有两个指令是不一样的

sub和sral

 对于SRAI、SRA：

当funct3是101时，次高位是1（第30位），则为SRA

对于SUB：

当opcode为0110011时（第五位是1），为sub

参考：http://dg.064100.net/qianru/riscv/2022-08-12/445.html

 综上，只需要判断指令是不是减法或者右移再计算正确的ALUSel即可。

不过其实并不用判断是不是sub（不是I型）只能是为之后作铺垫吧，接5的线应该可以直接接0，不过i型5也总是0，哈哈

下图是我多此一举了，还能改进，懒得改了这题写好久

第5关：增加对 R 类型运算指令的运行支持

按这个图连接

 在control中设置好以下参数（BSel在datapath里设置）

 主要是ALUSel吧，结合上一关的铺垫，加一个判断，在已有判断左右移的基础上加一个判断sub和add的判断

判断其是不是0001,1时opcode的第五位，个人感觉是很巧妙的，用这四位就能判断是加、减或左右移（甚至I、R型都搞定了）

 稍微把他弄好看一点

 用隧道从inst得到几个要输入的参数和BSel即可

第6关：增加对 S 类型和 I 类型访存指令的运行支持

 

只需要照着上边连就行其他都和上一关一样，唯一要注意的就是这个

主要是control需要动动脑子

在第五关的基础上添加了一个识别opcode的模块如下

但有些判断也不是很严谨，仅仅可以实现题目的所有指令（就几种指令，很多输出只有一个判断就能知道），可能后面还要改动

第7关：增加对 B 类型条件跳转指令的运行支持

只需要满足下表条件即可

 设计出control电路图（建议自己思考，有好多方法可以写，只需要满足条件就行），看上去很复杂，实则很简单，就是一些判断罢了。比较模块我是先进行比较，通过funct3指令选择对应指令的结果，再看是不是b指令，是就输出结果，不是就置0。

datapath就根据下图连接就行，只有部分需要改动和添加。记得把reg1和reg2给放进去

第8关：增加对 J 类型和 I 类型跳转链接指令的运行支持

注意这段！！！后面给的表上少了一些信息（对于ALU和PCSel的设置上），测试了好久才发现。。。

方法都和之前一样

照着图连，这个图基本上都不会连错 

主要是control。这里做一个更正，之前的ALU没有考虑到I、R类型的一些情况，这里做了一点改动进行完善，但总的还是没有太大变化的。添加了JAL和JALR的部分，还有按照题目所给的控制信号的取值完成电路的设计，哎就是那一段话没有注意看，本来可以写快一点的。


第9关：增加对 U 类型长立即数处理指令的运行支持

按照图连就行

方法都和上边一样，就多了两个U指令的判断，题目错误也已经更新改对了（跟着控制信号取值的那个表做就行了，方法都可仿照上边几关）。可以说没有啥难度，自己做吧

如何找到错误

可以先复制指令

 然后写到这里边（或者直接在图形化界面查看），就可以知道这条指令是啥了，然后可以大概判断是哪一个模块出错

 然后再在control里边写入inst（写完也不用改回原来的值，也能通过）

用这个手指就可以看所有数据了

 假如运算结果是错的，大概率ALUSel是错的

 还有就是看指令类型对着信号取值表和control最左边那一栏比较

仅做参考，麻烦各位同学有自己的思考哟(~_~^)

不知地下宫阙
关注
  • 17
    点赞
  • 踩
  • 18
    收藏
    觉得还不错? 一键收藏
  • 6
    评论
基于 Logisim 的 RISC-V 处理器设计（单周期）
05-30
基于 Logisim 的 RISC-V 处理器设计（单周期）
RiscV-Logisim:Risc V | 单周期| 数据路径
03-29
Logisim软件上的Risc V单周期仿真。 代码： 柜台 斐波那契 故障排除代码文件
【头歌实训】【基于 Logisim 的 RISC-V 处理器设计 · 终】
Mr_Fmnwon的博客
05-26 2141
为了能够加深我们的理解，教员开启了基于Logism的RISC-V处理器的实现总体而言， 实验是逐步加深的，然而每一关的难度确实大（主要来自于这么多接线，一点点错误就会导致死循环/报错），最终还是做完了。实验共9关，从第四关开始（印象中是），后面的几关都是基于前面的完成的部分，不断添加功能（所以后面每一关都是复制粘贴前一关后，再新加内容），最后一关可以说集成了从第四关开始的所有功能——第九关向前兼容。理论上说，第九关的结果（代码），可以秒杀从第四关起的所有关卡。
RISC-V CPU课程设计报告【计算机组成原理课设】
Genius_Simpson的博客
01-04 1万+
博主在ujs大二完成的计算机组成原理课设，内容是RISC-V CPU设计。（当时也是做的快吐血了~~） 完成情况（写在前面）     在本次计算机组成原理课程设计中，我完成一个基于RISC-V指令集架构的模型CPU。此CPU可以实现I型、R型、S型、B型、U型和J型指令。     其中I型指令主要是将寄存器中的数据和生成的立即数进行运算，最终将结果存入寄存器中；此外，对于I型指令中的load指令，实现了将从数据存储器中去除的数
基于 Logisim 的 RISC-V 处理器设计（单周期）（头歌实训）
weixin_69197475的博客
05-30 564
来自大佬的馈赠（手动@不知地下宫阙），家人们一块共享吧。家人们谁懂啊，是真的难啊！
使用logisim搭建单周期CPU与添加指令
热门推荐
qq_45551930的博客
11-27 1万+
使用logisim搭建单周期CPU与添加指令 搭建 总设计 借用高老板的图，我们只需要分别做出PC、NPC、IM、RF、EXT、ALU、DM、Controller模块即可，再按图连线，最后进行控制信号的处理，一个CPU就差不多搭完了。目前支持的指令集为{addu、subu、ori、lw、sw、beq、jal、jr、nop、lui、sb、lb、sh、lh} 下面分模块逐个分析 PC 本质上就是一个32位的寄存器，这里采用的是异步复位，所以直接把reset信号连在clear口。 NPC 由于我的CPU支持b
简记一次计算机系统课程实验-RISCV流水线处理器设计与实现
weixin_52111404的博客
09-24 2012
CPU设计
教ni设计CPU—RISC-V处理器篇.zip
08-08
《手把手教你设计CPU——RISC-V处理器篇》这本书很可能涵盖了以下内容： - RISC-V指令集的详细解析，包括每个指令的功能、格式和使用场景。 - RISC-V处理器的基本架构，如五级流水线、超标量设计、乱序执行等。 - ...
基于 FPGA 的 RISC-V 处理器设计
最新发布
05-18
【作品名称】：基于 FPGA 的 RISC-V 处理器设计 【适用人群】：适用于希望学习不同技术领域的小白或进阶学习者。可作为毕设项目、课程设计、大作业、工程实训或初期项目立项。 【项目介绍】： RISC-V 是一个基于...
玄铁RISC-V处理器入门与实战.pdf
08-10
玄铁RISC-V处理器入门与实战 本资源主要介绍了RISC-V处理器的入门知识和实战经验，涵盖了RISC-V处理器的架构、发展、应用等方面的内容。下面是本资源中所涉及的主要知识点： 1. RISC-V架构起源 RISC-V架构起源于...
RISCV-RV32I-LOGISIM:RISCV是一个开源软件
04-11
RISCV-RV32I-LOGISIM RV32I单周期Logisim仿真 介绍： Logisim是允许您设计和仿真数字逻辑电路的工具。 具有从较小的子电路构建较大的电路的能力。 RISCV是一种开放源代码软件标准指令集体系结构（ISA），其最初旨在支持计算机体系结构研究和教育。 所需设备： 注册文件 ALU 控制单元 控制解码 类型解码 立即生成 程序计数器/指令指针-存储器 指令存储器（ROM） 资料记忆体（RAM） 分支电路 指导人： 必备工具： 实施/设计： 通过使用32位寄存器文件，控制单元，立即生成，ALU在logisim上构建简单的单周期RISCV（RV32I）处理器，并使用Logisim ROM作为指令存储器，并使用Logisim RAM作为数据存储器。首先，创建32位位寄存器文件，该寄存器文件使用5位地址选择32个寄存器之一，并使用寄存器使能线向其中写入
基于RISC-V的单周期CPU设计 中国科学院大学研究生课程 计算机体系结构 课程大作业.zip
09-29
1、该资源内项目代码都经过测试运行成功，功能ok的情况下才上传的，请放心下载使用！ 2、本项目适合计算机相关专业(如计科、人工智能、通信工程、自动化、电子信息等)的在校学生、老师或者企业员工下载使用，也适合小白学习进阶，当然也可作为毕设项目、课程设计、作业、项目初期立项演示等。 3、如果基础还行，也可在此代码基础上进行修改，以实现其他功能，也可直接用于毕设、课设、作业等。 适用工作项目、毕业设计，课程设计，项目源码均经过助教老师测试，运行无误，轻松复刻，欢迎下载 -------- 下载后请首先打开README.md文件（如有），仅供学习参考。
RISCV-RV32I-Logisim
04-03
RV32I单周期逻辑仿真 介绍： Logisim是允许您设计和仿真数字逻辑电路的工具。 具有从较小的子电路构建较大的电路的能力。 RISCV是一种开放源代码软件标准指令集体系结构（ISA），其最初旨在支持计算机体系结构研究和教育。 所需设备： 注册文件 ALU 控制单元 控制解码 类型解码 立即生成 程序计数器/指令指针-存储器 指令存储器（ROM） 资料记忆体（RAM） 分支电路 指导人： 必备工具： Logisim软件 金星在线模拟器 Github 实施/设计： 通过使用32位寄存器文件，控制单元，立即生成，ALU在logisim上构建简单的单周期RISCV（RV32I）处理器，并使用Logisim ROM作为指令存储器，并使用Logisim RAM作为数据存储器。首先，创建32位位寄存器文件，该寄存器文件使用5位地址选择32个寄存器之一，并使用寄存器使能线向其中
Logisim单周期CPU设计文档1
08-08
和beq皆为1时，PC <= PC + 4 + (imm32<<2)否则，PC <= PC +43输出指令根据PC的值，取出IM中的指令GRF端口说明表3-GR
基于RISC-V处理器的卷积加速SoC系统设计.pdf
09-25
基于RISC-V处理器的卷积加速SoC系统设计 本文主要介绍了基于RISC-V处理器的卷积加速SoC系统设计，旨在提高卷积神经网络（CNN）的计算效率和能效。在该设计中，使用8 bit定点数据作为输入，设计了一个支持激活、批...
杭电计算机组成原理实验RISC-V 实验 实现运算及传送指令的CPU设计实验 实现访存指令的CPU设计实验 实现转移指令的CPU设计实验
qq_47935248的博客
07-10 5149
杭电计算机组成原理实验RISC-V 实验 实现运算及传送指令的CPU设计实验 实现访存指令的CPU设计实验 实现转移指令的CPU设计实验一、实验目的与要求1、 实验目的：a) 掌握RISC-V的转移指令的数据通路设计，掌握指令流和数据流的控制方法b) 学习依据新增指令，修改多周期CPU的系统结构的方法，具备链接各模块构建整机的能力。c) 掌握基于有限状态机，实现控制单元的设计方法。d) 在实现RISC-V的R型和I型运算类指令，U型传送类指令，访存指令的基础上，进一步实现转移类指令beq,jal,jalr真
计算机系统基础（六）之RISC-V流水线设计——用ChatGPT辅助学习
qq_38915354的博客
03-26 3333
RISC-V流水线设计
RISC-V学习笔记
已迁移至 https://seekstar.github.io/
05-23 482
文档介绍：https://www.cnblogs.com/mikewolf2002/p/9654946.html 中文手册：http://crva.ict.ac.cn/documents/RISC-V-Reader-Chinese-v2p1.pdf 所有立即数都被拓展成32位。 opcode指定总体功能，同时决定了指令格式。funct指定了具体的小功能。 压缩指令集 ...
史上最全的Logisim存储系统实验教程（基于华中科技大学计算机组成原理实验）内赋源码下载
qq_62325622的博客
12-06 1万+
本博客是最全的最好的解释的华中科技大学计算机组成实验存储系统实验，本博客给出了电路实现，也给出了使用电路的原因有利于新手学习十分详细。并且内赋源码下载。
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值