Xilinx
文章平均质量分 60
Image_vip
追逐属于自己的纯真技术。。。
展开
-
modelsim 直接创建仿真,而不是从Quartus II 或者 Vivado 仿真
在modelsim里,新建工程,然后将需要被仿真的所有源文件加入,并且加入对应的testbench,然后进行编译,编译通过并且没有错误,就可以进行仿真了。simulation 里选择 start simulation ,然后会弹出需要仿真顶层文件设置,然后在 work 里找顶层文件。然后选择需要仿真的文件,ok。然后在下面的图中进行变量选择,然后将其添加到波形, Add w原创 2015-04-22 17:00:10 · 2211 阅读 · 0 评论 -
system generator Mcode 使用心得
Mcode使用非常重要。当我们编写好 function 时候,保存相应的.M 文件,然后我们可以新建 simulink ,然后在加入 Mcode 模块,然后进行相应的函数设置,将函数的输入端口连接 in1,在函数的输出端口加out1,然后加入 system generator token , run ,然后就可以在 命令行调用该函数了。%%%%%%%%%%%原创 2015-05-12 22:48:06 · 3367 阅读 · 0 评论 -
FPGA图像开发重要网址
多媒体处理FPGA实现-System Generator篇(清晰)http://www.61ic.com/FPGADownload/BookPaper/Book/201112/73170.html压缩解压缩IP核源码http://www.61ic.com/FPGADownload/Xilinx/code/201112/73171.htmlXilinx原创 2015-05-16 19:37:34 · 1286 阅读 · 0 评论 -
Xilinx网站资源导读
序虽然自己也曾想过,但如果不是向农要求,把曾经写过的文章编排整理,我是静不下心来好好做这件事的。温故而知新,可以为师已。与大家共勉。俗话说,好的开始是成功的一半。在这个信息爆炸的时代,好的资料就是成功学习的一半。时常看到有人在论坛上跪求资料,也有人在论坛上灌水换积分排队下资料。如果这篇文章能帮助大家花更少的时间找到更有价值的资料,那么我花时间维护这篇文章也就值了。---转载 2015-05-27 10:25:56 · 1229 阅读 · 0 评论 -
FPGA静态时序分析简单解读
任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式,老实说很晦涩,而且总能看到不同的版本,内容又不那么一致,为了彻底解决这个问题,我研究了一天,终于找到了一种很简单的解读办法,可以看透它的本质,而且不需要再记复杂的公式了。我们的分析从下图开始,下图是常用的静态分析结构图,一开始看不懂公式不要紧,因为我会在后面给以非常简单的解释:转载 2015-06-24 21:59:23 · 2402 阅读 · 0 评论 -
xilinx 时钟问题
xilinx 时钟问题:ERROR:Place:1398 - A clock IOB / BUFGCTRL clock component pair have been found that are not placed at an optimal clock IOB / BUFGCTRL site pair. The clock IOB component is placed at sit原创 2015-06-30 09:29:42 · 18466 阅读 · 0 评论