glitch断言

chip级使用一个common的SV assertion 检查各处的glitch 以及X态
这里使用了一个断言方法是

property soc_tb_prop_no_glitch (d_in, clk, rst);
logic data;
disable iff(rst) @(d_in) (1, data=!d_in) |=> @(clk) (d_in == data);
endproperty : soc_tb_prop_no_glitch


ipdb_common_sync_glitch_chk: 
assert property (soc_tb_prop_no_glitch(data_i, posedge clk_i, !(reset_n_i && sva_enable))) 
 else $error("data_i has a glitch narrower than one clock cycle!");

下面的ipdb_common_sync_glitch_chk调用上面的断言属性soc_tb_prop_no_glitch ， 并按顺序传入3个参数。上面的断言属性定义了一个中间变量。
这soc_tb_prop_no_glitch里的语意是，
1，当且仅当rst=1时这个断言不使能（即关掉这个断言）。
2，当din有变化时，将din取反赋值给data（1表示任何时候都执行），下一个clk来的时候（实际是上升沿，根据下面传入的参数确定的），看是否din=data
3，如过相等，则断言成功，不走入else。也说明din变化了1次，不等的话，走入else，说明din迅速变化了2次。（这里的逻辑实在是有问题，只能理解为din发生变化时，！din为变化后的值了。。）
4， 这个断言的逻辑在于要说明电路中，任何信号的跳变，都必须持续一个周期以上，不然的话，有可能跳变后的值，可能在时钟边沿没办法被采到。