北京芯景泰达科技有限公司
JEDA Technologies, Inc.是一家致力于下一代半导体芯片设计自动化, 既系统层( ESL) 设计与验证自动化工具开发的高科技公司。我公司研发的自动验证工具不仅可以大幅提高验证性能,还能减少由系统层验证到RTL层验证转化的工作量。位于欧洲,日本及美国等世界最领先的半导体芯片设计公司已成为JEDA的客户。
公司成立于2002年12月,几位创始人是曾在Sun Microsystems研发出工业界首个硬件设计验证语言Vera的研发团队,工作经验之和超过60年。公司总部位于美国加州硅谷Los Altos,主要研发中心——北京芯景泰达科技有限公司设在中国北京清华科技园。
公司现有自主产权系统层验证自动化产品主要包括以下3个部分:SystemC assertions, coverage and intelligent test generation, 及OCP应用。
张于庆 Eugene ZHANG
1980级 电子工程系
Class 1980 Department of Electronic Engineering
北京芯景泰达科技有限公司 首席执行官兼总裁
President and CEO, JEDA Technologies Inc.
2002 年创办JEDA Technologies, Inc.公司, 任总裁,总部设在硅谷,专注于下一代半导体芯片设计自动化, 为世界最领先半导体设计公司提供系统级 (ESL-electronic system level) 设计验证的产品。2004年底于北京创办分部——北京芯景泰达科技有限公司,落户清华科技园学研大厦B座1107室。
在创办JEDA公司前,作为Juniper Networks的最早成员,担任高级工程师,项目经理, 成功地开发了用于高端路游器的多颗高复杂芯片。加入 Juniper Networks 之前,在 Cisco Systems 任 ASIC 设计验证工程师, 从事 12000 系列路游器的开发。1993年至1995年,参与了对称多处理器 Server 的开发, 与此同时, 参与首创了半导体芯片设计验证自动化的第一种设计验证语言Vera。Vera现已成为行业新标准SystemVerilog (IEEE 1880) 的一部分.
张于庆先生1985年获中国清华大学电子工程学士学位;1988年获中国清华大学电子工程硕士学位;1991年获美国Syracuse大学计算机工程硕士学位。