HD6408解码过程

电路图如图所示

解码过程

解码器工作需要在DCLOCK也就是 DCLK 提供一个12倍数据数率的时钟信号，数据解码速度，也就是数据速度=500/12等于 41.667 KHz
曼切斯特编码数据可以以两种方式给解码器，从BIO,BZI输入，或者从UDI输入，此项目以 UDI 作为输入
解码器会一直运行，检测他的数据输入，当检测到一个有效的同步字符和两个有效的曼切斯特数据位后，开始输出周期，也就是解码周期。此时VW输出低电平
当识别到有效同步位后，由 CDS 来辨认是数据同步还是命令同步，命令同步为高电平，保持16个DSC周期，数据同步时为低电平
TD 输出高电平，保持16个DSC周期，此时解码器将数据一个个转换，从 SDO 输出
在转换完16个数据后，在3处会进行奇偶校验，VW变为高，则校验成功