![](https://img-blog.csdnimg.cn/20201014180756919.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA基础
文章平均质量分 94
bleauchat
证明自己,同时验证你的选择是错误的!
展开
-
Cache的基本原理
对于没有接触过底层技术的朋友来说,或许从未听说过cache。毕竟cache的存在对程序员来说是透明的。在接触cache之前,先为你准备段code分析:int arr[10][128];for (i = 0; i < 10; i++) for (j = 0; j < 128; j++) arr[i][j] = 1;如果你曾经学习过C/C++语言,这段code自然不会陌生。如此简单的将arr数组所有元素置1。 你有没有想过这段code还有转载 2020-09-07 23:02:45 · 30522 阅读 · 20 评论 -
FPGA时序分析中的基本概念和术语
目录Launch vs Capture EdgesTiming Path Timing Path SectionsTiming Path SectionsData Arrival TimeClock Arrival TimeData Required Time - Set upData Required Time - Hold Setup Slack Hol...原创 2018-12-27 10:44:18 · 1053 阅读 · 0 评论 -
时序分析之静态分析基础SAT
静态时序分析(SAT) 静态时序分析的前提就是设计者先提出要求,然后时序分析工具才会根据特定的时序模型进行分析,给出正确是时序报告; 进行静态时序分析,主要目的就是为了提高系统工作主频以及增加系统的稳定性。对很多数字电路设计来说,提高工作频率非常重要,因为高工作频率意味着高处理能力。通过附加约束可以控制逻辑的综合、映射、布局和布线,以减小逻辑和布线延时,从而提高工作频率;...原创 2018-12-27 14:42:03 · 992 阅读 · 0 评论 -
创建基本的时钟周期约束
目录Organizing Your ConstraintsClock DescriptionPrimary Clock 主时钟Generated Clock 生成时钟report_clocks Rename Tool-Generated Clocks 重命名自动生成的时钟 Clock Group 时钟组Asynchronous Clock Groups E...原创 2019-01-09 11:16:50 · 907 阅读 · 0 评论 -
RAM IP core(3) write_first/read_first/no_change什么区别
无论是用XPM_MEMORY还是IP Core的方式调用各种类型的RAM(单端口、简单双端口或真双端口),都会遇到这样一个参数:Write Mode;该参数有三个可选值,分别为write_first、read_first和no_change;那么这三个值到底有什么区别呢?应用场景又如何?本质上,这个参数是用来解决读写冲突即同时对同一地址进行读写操作时,写入该地址的数据是什么,读出该地址的数据是什么...原创 2019-04-02 10:48:31 · 3553 阅读 · 1 评论