MSP430 5xx/6xx系列内部VLO提供10 kHz的典型频率(参数见芯片的特定数据表),无需晶体。VLO为不需要精确时基的应用提供了一个低成本的超低功耗时钟源。
本实例示范如何使用VLO,并将其作为ACLK SMLK MCLK时钟来使用,通过将此三个时钟输出到特定的管脚,便于示波器测量验证。
工程介绍:
MCU型号: MSP430F6736A
编译平台: IAR for MSP430 6.40.1
实验项目: 测试 MCU 内部时钟 VLOCLK (内部极低功率, 低频振荡器, 典型频率为10 kHz) 选择 VLOCLK 作为 ACLK SMCLK MCLK, 并将 ACLK SMCLK MCLK 输出到外部管脚, 以方便测试验证
#include "msp430.h"
#include "msp430f6736a.h"
// 延时1秒: 延时10000个MCLK时钟周期,因为MCLK=VLOCLK=10kHz
#define DELAY_1s __delay_cycles(10000)
void main(void)
{
WDTCTL = WDTPW + WDTHOLD; // 禁止看门狗
__bic_SR_register(GIE); // 禁止所有中断
// 选择 VLOCLK (内部极低功率, 低频振荡器, 典型频率为10 kHz): 作为 ACLK SMCLK MCLK
UCSCTL4 = SELA__VLOCLK | SELS__VLOCLK | SELM__VLOCLK;
/************************
* MCU管脚96 : PJ.0 | SMCLK | TDO 包含 SMCLK 外围模块功能
*