计算机组成与原理（软考）

最新推荐文章于 2023-08-22 15:54:18 发布

bubbleJessica

最新推荐文章于 2023-08-22 15:54:18 发布

阅读量1.2k

点赞数 3

文章标签： windows

本文链接：https://blog.csdn.net/bubbleJessica/article/details/127741111

版权

数据表示-原/反/补/移码

机器字长为n位，其中1位为符号位

当n=3时，则000 001 010 011分别是 +0 +1 +2 +3

100 101 110 111 分别是 -0 -1 -2 -3 有8种编码形式

原码和反码但是-0 重复没有必要舍去即只有7个数值

码制	定点整数	定点小数	数码个数
原码	-(2^(n-1)-1)~+(2^(n-1)-1)	-(1-2^(-(n-1)))~+(1-2^(-(n-1)))	2^n-1
反码	-(2^(n-1)-1)~+(2^(n-1)-1)	-(1-2^(-(n-1)))~+(1-2^(-(n-1)))	2^n-1
补码	-(2^(n-1))~+(2^(n-1)-1)	-1~+(1-2^(-(n-1)))	2^n
移码	-(2^(n-1))~+(2^(n-1)-1)	-1~+(1-2^(-(n-1)))	2^n

原码和反码有+0 -0 但是补码移码有人为规定 -4=100=-2^2

0.11+0.01=1.00 则0.11表示为 1-2^(-2)

负数：补码的补码就是原码

浮点数

表示：N=尾数*基数^(指数) 有时指数也叫做阶码

二进制则表示：N=定点小数*2^(阶码)

阶码通常用移码来表示，定点小数（尾数）通常用补码表示

运算过程：对阶>尾数基数>结果格式化

对阶就是小数向大数看齐

IEEE754 尾数可以用原码表示

阶码的位数决定数的表示范围，尾数的位数决定数的有效精度

阶符就是阶码的符号，+值代表为整数，-值代表为小数

数符就是尾数的符号位

N=2^E×F

规格化指的是阶码采用移码，尾数采用补码 这句话错误的

逻辑运算

异或：相同为0 不同为1

优先次序：非>与>或

运算符优先顺序：!>算术运算符>关系运算符>&&>||>赋值运算符

校验码

奇偶校验码只能检错

码距：任何一种编码都由许多码字构成。任意两个码字之间最少变化的二进制位数就称为数据校验码的码距

eg：2位二进制{00,01,10,11} 00和01变化的二进制位数为1 00和11变化的二进制位数为2，所以码距为1

奇偶校验码的编码方法：由若干位有效信息（如一个字节）加上一个二进制位（校验位）组成校验码

若有奇数个数据位出错，则可以检测出该错误但无法纠正错误

校验码位置：一般拼接在头部

CRC循环冗余校验码只能检错

CRC的编码方法：在k位信息码之后拼接r位校验码

把接收到的CRC码用约定的生成多项式去除（模二除法），如果正确余数为0，如果某位出错，则余数不为0，不同的位数出错其余数不同

校验码位置：一般拼接在信息位尾部

海明校验码检错纠错都可以

2^r-1>=m+r m是信息位的个数

校验码位置：插入在信息位中间

码距2检错，码距大于等于3才可能纠错

运算器与控制器（CPU）

存储器分为：主存储器（内存）和辅助存储器（辅存）

运算器分为哪些部件？

算术逻辑单元ALU，累加寄存器AC，数据缓冲寄存器，状态条件寄存器（有歧义）

控制器分为哪些部件？

程序计数器PC，指令寄存器IR，指令译码器，时序部件，状态条件寄存器（有歧义）

运算器各部件功能

算术逻辑单元ALU：数据的算术运算和逻辑运算
累加寄存器AC：通用寄存器，为ALU提供一个工作区，用在暂存数据
数据缓冲寄存器DR：写内存时，暂存指令或数据，作为CPU与内存、外部设备之间数据传送的中转站
状态条件寄存器PSW：存状态标志与控制标志（争议：也有将其归为控制器的）

控制器各部件功能

程序计数器PC：存储下一条要执行指令的地址跟踪指令地址 程序员可以访问
指令寄存器IR：存储即将执行的指令（操作码和地址码），对用户完全透明
指令译码器ID：对指令中的操作码字段进行分析解释
时序部件：提供时序控制信号
地址寄存器：访问CPU内存单元地址

控制器负责程序执行的时序、操作等（操作控制，程序控制，时间控制）

控制器保证程序指令正确执行，而且能够处理异常事件

计算机基本单位

最小的数据单位：位（bit比特）

最小的存储单位：字节（byte）

指令寄存器的位数取决于机器字长

异或：相同为0，不同为1

CPU访问最快的是通用寄存器

主动攻击：ip地址欺骗、重放、拒绝服务、会话拦截、修改数据命令

被动攻击：流量分析、系统干涉

指令

一条指令就是机器语言的一个语句

指令的基本格式：操作码字段（OP）+地址码字段

寻址方式

立即寻址方式（1）
- 操作数直接在指令中，速度快，灵活性差
直接寻址方式（3）
- 指令中存放的是操作数的地址
间接寻址方式（5）
- 指令中存放了一个地址，这个地址对应的内容是操作数的地址
寄存器寻址方式（2）
- 寄存器存放操作数
寄存器间接寻址方式（4）
- 寄存器内存放的是操作数的地址

PCI 并行内总线 SCSI 并行外总线

指令系统类型

CISC（复杂）与RISC（精简）

指令系统类型	指令	寻址方式	实现方式	其他
CISC	数量多，使用频率差别大，可变长格式	支持多种	微程序控制技术（微码）	研制周期长
RISC	数量少，使用频率接近，定长格式，大部分为单周期指令，操作寄存器，只有Load/Store操作内存	支持方式少	增加了通用寄存器；硬布线逻辑控制为主；适合采用流水线	优化编译，有效支持高级语言

特点

CISC：复杂，指令数量多，频率差别大，多寻址

RISC：精简，指令数量少，操作寄存器，单周期，少寻址，多通用寄存器，流水线

流水线技术

流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。

相关参数计算：流水线执行时间计算，流水线吞吐率

流水线计算公式为：

1条指令执行时间（流水线建立时间）+（指令条数-1）*流水线周期

理论公式：（t1+t2+…tk)+(n-1)*t
实践公式：

k*t+(n-1)*t

例题

一条指令的执行过程可以分解为取指、分析和执行三步，在取指时间t取指=3△t，分析时间t分析=2△t，执行时间t执行=4△t的情况下，若按串行方式执行，则10条指令全部执行完需要90△t；若按流水线的方式执行，流水线的周期为4△t，则10条指令全部执行完需要45△t

流水线周期三段选最长那段

这里k=3，（3+2+4）+（10-1）*4=45

流水线吞吐率

含义：指在单位时间内流水线所完成的任务数量或输出的结果数量

流水线最大吞吐率：TPmax=limn->∞n/（k+n-1）t=1/t 就是流水线周期的倒数

TP=指令条数/流水线执行时间

层次化存储结构

局部性原理是层次化存储结构的支撑

时间局部性：刚被访问的内容，立即又被访问（循环体）

空间局部性：刚被访问的内容，临近的空间很快被访问（顺序）

CPU（速度快，容量小，成本高） -> Cache ->内存（主存）->外存（辅存）（速度慢，容量大，成本低）

*Cache

在计算机的存储系统体系中，Cache是访问速度最快的层次（若有寄存器，则寄存器最快）

使用Cache改善系统性能的依据是程序的局部性原理

如果以h代表对Cache的访问命中率，t1表示Cache的周期时间，t2表示主存储器周期时间，以读操作为例，使用“Cache+主存储器”的系统的平均周期为t3，则：
    t3=h*t1+（1-h）*t2
    其中，（1-h）称为失效率（未命中率）

直接相联映像：硬件电路较简单，但冲突率很高，一一对应

全相联映像：电路难于设计和实现，只适用于小容量的cache，冲突率较低，存任意一块

组相联映像：直接相联与全相联的折中

主存与Cache之间的地址映射由硬件直接完成

地址映像是将主存与Cache的存储空间划分为若干大小相同的页/块

高速缓存对程序员来说是透明的

主存编址计算

存储单元个数=最大地址-最小地址+1

编址内容

按字编址：存储体的存储单元是字存储单元，即最小寻址单位是一个字
按字节编址：存储体的存储单元是字节存储单元，即最小寻址单位是一个字节byte（编址内容：8bit位）

总容量=存储单元个数*编址内容

根据存储器所要求的容量和选定的存储芯片的容量，就可以计算出所需的芯片总数

总片数=总容量/每片的容量

输入输出技术

数据传输控制方式
- 程序控制（查询）方式：分为无条件传送和程序查询方式两种。方法简单，硬件开销小，但I/O能力不高，严重影响CPU的利用率
- 程序中断方式：中断方式因为CPU无需等待而提高了传输请求的响应速度（CPU与数据传输并行）eg：鼠标，键盘
- DMA方式（直接内存存取）：为了在主存与外设之间实现高速、批量数据交换而设置的，比前两者高效，不需要CPU执行程序指令来传送数据
- 通道方式
- I/O处理机