软考架构师学习笔记之CPU

软考架构师学习笔记之CPU：

运算器下面的四个组件：

1.算数逻辑单元ALU：数据的算数运算的逻辑运算；

2.累加寄存器AC：通用寄存器，为ALU提供一个工作区，用来暂存数据；

3.数据缓冲寄存器DR：写内存时，暂存指令或数据；

4.状态条件寄存器PSW：存状态标志与控制标志。

控制器下面的五个组件：

1.程序计数器PC：存储吓一跳要执行指令的地址；

2.指令库寄存器IR：存储即将执行的指令；

3.指令译码器ID：对指令中的操作码字段进行分析解释;

4.地址寄存器AR：都用来保存当前CPU所访问的内存单元的地址

5.时序部件：提供时序控制信号

一条指令的执行步骤：

取指：PC(程序计数器) —>AR（地址寄存器）—>M（存储器）—>DR（数据寄存器）—>IR（指令寄存器）

分析：OP —> ID —> CU控制器

执行：AD —> AR（地址寄存器）—> M存储器 —> DR数据寄存器 —> AC累加器

历年真题：

1. CPU执行算数运算或者逻辑运算时，常将源操作数和结果暂存在（B）中。

A 程序计数器（PC） B 累加器（AC）

C 指令寄存器（IR） D 状态寄存器(PSW)

2. 执行CPU指令时，在一个指令周期的过程中，首先需要从内存读取到要执行的指令，此时先要将指令的地址即（C）的内容送到地址总线上。

   A. 指令寄存器（IR） B. 通用寄存器（DR）

   C. 程序计数器（PC） D. 状态计算器（PSW）