- 博客(1)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 关于VHDL状态机：不听老人言，吃亏在眼前。
以前看了不少关于如何写VDHL状态机的文章，都是提倡使用二段式或三段式的写法，都建议避免使用一段式的写法，但看了之后，都没什么体会。象我们写软件出身的，心理上总喜欢一段式的写法，觉得思路比较连贯，而且可以写在一个process里，“内聚性”比较高。软件工程师是最讨厌多个函数共用全局变量的了。 但对于硬件开发，就不一样了。因为VHDL还是无法完全屏蔽掉硬件的物理特性，不
2007-05-18 13:53:00
17198
6
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人