计算机组成原理

sakee3300

已于 2023-03-03 17:27:23 修改

阅读量245

点赞数

文章标签：云计算

于 2023-02-26 22:57:14 首次发布

本文链接：https://blog.csdn.net/bulaganhuisi/article/details/129224253

版权

文章详细阐述了计算机系统的基本组成，包括冯诺伊曼计算机的五大部件——控制器、存储器、输入设备、输出设备和运算器。讨论了存储器的层次结构，如主存储器、高速缓存（Cache）和辅助存储器，并介绍了不同的寻址方式。此外，还涵盖了总线、I/O系统、中断处理和DMA接口的功能，以及浮点数运算和CPU的微操作命令分析。

摘要由CSDN通过智能技术生成

计算机系统概论

软件由系统软件和应用软件组成
系统软件：用来管理整个计算机系统（语言处理程序操作系统服务型系统数据库管理系统网络软件）
应用软件：按任务需要编制成的各种应用程序
高级语言-》汇编语言-》操作系统-》机器语言-》微指令系统
计算机体系结构：概念性的结构
计算机组成：如何实现计算机体系结构

计算机的基本组成

冯诺伊曼计算机特点：

计算机有五大部件组成控制器cu 存储器输入设备输出设备运算器alu
指令和数据以同等地位存于存储器，可以按地址寻访
指令和数据用二进制表示
指令由操作码和地址吗组成
存储程序
以运算器为中心

改进：以存储器为核心的计算机硬件框图

改进分析：（层次化结构）
硬件包括主机和io设备，主机包含主存和cpu，cpu包括alu和cu；io设备包括辅存和输入设备输出设备。
系统复杂性管理的方法-2 层次化，模块化，规则性
不是所有的问题都可以用计算的方法解决–图灵机。。
上机前的准备：建立数学模型–确定计算方法–编制解题程序
取数： 000001 0000001000 前面的一串字符意思为取数指令后面的内容为取内存为8的数值
指令格式：操作码地址码

存储器

主存储器由mar，mdr，存储体（m）构成而存储体又包含多个存储单元（存放一串二进制代码）存储单元又包含了存储元件（0/1）存储字（存储单元中二进制代码的集合）
mar：存储器地址寄存器反应存储单元的个数假设mar的地址是四位，所以能存储的数据就是16个，因为2的4次方
mdr：存储器数据寄存器反应存储字长每个存储的数据的长度有多少字节

运算器

在这里插入图片描述

主要包括：x acc alu mq
寄存器：acc x（数据寄存器）
例如加法操作：将被加数放到acc中将加数放到x中，然后同时将两个内存单元中的数据在alu进行加法的操作，最后吧加法的结果放到acc当中去
乘法操作：acc放被乘数， mq放乘数，将acc的值放到x中然后把0传入acc中最后将x与mq的值进行乘法操作得到的结果值高四位传到acc中保存第四位传到mq中保存
除法操作：acc放被除数 x放除数将运算后的商放在mq中余数放在acc中

控制器

功能：解释指令保证指令的按顺序执行 步骤分别为：取指令PC（存放当前欲执行指令的地址具有计数功能）分析指令（IR 存放当前欲执行的指令）执行指令（cu 控制单元）

一条指令在主机上面如何完成

取数指令：首先控制器中的pc（指令的地址）先发送取数据的指令到mar中 mar带着指令到存储体中寻找数据找到数据后存储体将数据送到mdr中 mdr再将这个取数据指令放到ir中此时将pc+1 由ir只需要把指令的操作码部分交到cu中然后 ir向mar发送指令当中的地址部份 mar以此类推进行寻找并放入mdr中然后mdr将该数据放到acc中取数指令完成
存数指令：与取数指令类似只不过倒数第二步是通过acc传数据到mdr 然后再由mdr将该数据存储到存储体中

计算机硬件的主要技术指标

机器字长 cpu一次能处理的数据的位数与cpu中的寄存器位数有关
运算速度：主频核数吉普森法（动态运行加上静态代码比较） cpi 执行一条指令所需的时钟周期数 mips（每秒执行百万条指令） flops （每秒进行的浮点数运算次数）

存储容量：存放二进制信息的总位数

主存容量

计算机的发展和应用

世界上第一台计算机：1946 美国 ENIAC美军弹道实验室

总线

总线的基本概念

总线是连接各个部件的信息传输线是各个部件共享的传输介质
串行传输并行传输

缺点：时间延迟较长会出现总线的征用。

缺点：如果主存和io设备之间需要传输信息必定要经过中央cpu 这样一来cpu正在处理的工作就会被打断

在这里插入图片描述

总线分类

片内总线芯片内部的总线

系统总线计算机各部件之间的信息传输线

数据总线：双向一般比机器字长要小
地址总线：单向与存储地址 io地址有关
控制总线：有出有入

通信总线

用于计算机系统之间或者计算机与其他系统之间
传输方式：串行通信方式并行通信方式

总线特性以及性能指标

机械特性
电气特性
功能特性
时间特性信号里面的时许关系
性能指标总线复用：地址线与数据线复用减少管脚数

总线标准

在这里插入图片描述

总线结构

三总线结构：
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

思想：总线一般用于分离高低速设备

总线控制（重点）

总线判优规则
主设备：对总线有控制权
从设备：相应从主设备发出来的总线命令
总线判优规则：集中式（链式查询计数器定时查询独立请求方式）分布式

在这里插入图片描述
当许多设备同时请求总线的时候总线控制部件会通过bg进行查找然后查找到的需要请求的设备再进行总线的资源交付

bg类似与这个的设备地址线

5. 同步数据输入

6. 同步数据输出

无论是数据输入还是数据输出总是线释放数据与命令再释放地址
6. 异步通信
在这里插入图片描述
7. 半同步通信

8. 分离式通信

例子：磁盘扇区扫描相同情况下半同步通信会花费大量时间在tw等待时间中而分离式通信不会。

存储器

概述

存储器分类

按存储介质分类
按存取方式分类
随机存储器：ram 只读存储器：rom
按在计算机中的作用分类

存储器层次结构

寄存器不仅仅是cpu有 io端口中也有
在这里插入图片描述

主存储器

概述

主存的基本组成

低位地址成为存储字的地址

一个字节8位如果一个字长16位则/2 32位置则再/2
主存的技术指标

存取周期要比存取时间长
存储器的带宽是单位时间内读写的位数

主存储器

半导体存储芯片的基本结构

半导体芯片片选线 cs：芯片选择 ce：芯片使能

片选线的作用：可以让某一个芯片或者某些芯片同时进行工作
半导体存储芯片的译码驱动方式

重合法在面对多位译码的工作会比线选法有优势芯片集成度可以做的较高

随机存取存储器（RAM）

静态ram
保存01的方式：双稳态触发器
读操作：行选择信号让t5 t6打开列选择信号让t7 t8打开当读选择有效时 Va->t6->t8->读选择信号有效->读信号放大器->Dout输出

写操作：

we低电平写操作高电平读操作
cs片选信号只有为低电平 intel2114才会被选中
io数据线

若要理解想象成三维空间每一组中的64*16 看成一个面一共有四个面
动态ram
保存01方式：电容

三角形的部分是电容放大器：作用是定期给数据进行刷新

写操作与读操作类似
在这里插入图片描述
为什么要有读放大器？为了读入与写出的电容是一致的（0-63行）
动态ram刷新只与行地址有关与列地址无关

比较

只读存储器

在这里插入图片描述

cpu与存储器之间的连接

存储器容量的扩展

位扩展增加存储字长

存储器与cpu之间的连接

在这里插入图片描述
系统程序区用rom 用户程序区用ram

存储器的校验

在这里插入图片描述

n信息位 k校验位

纠错过程:

注意按偶校验还是奇校验进行检验偶校验是四位码中1的个数为偶数基校验则是1的个数为奇数

提高主存的访问速度

采用高速器件
采用层次结构 cache 主存
调整主存结构（提高存储带宽）

地位交叉的特点：不改变存取周期的前提下，增加存储器的带宽
采用高性能存储芯片

cache 内存命中局部性原理

机器字长等于存储字长等于指令字长（默认）
1个字包含四个字节一个字节有8位
在这里插入图片描述

在这里插入图片描述

高速缓冲存储器

概述

避免cpu空等现象：cpu与主存的差异
程序访问的局部性原理（时间空间）

cache工作原理

在这里插入图片描述

并行进行计算

某一储存快只能固定映射到某一缓存块速度快

全相联成本高速度慢但是cache利用率高

结合了前面两者的优点

在多级cpu中，越靠近cpu的部分越要求高速越要直接相连或者组相联
越远离cpu的cache 越要求低速可以采用全相联确保请求cache的指令全部都可以进去高速缓存

替换算法

先进先出算法
近期最少使用算法

辅助存储器

特点

不直接与cpu交换信息
磁表面存储器

输入输出系统

概述

在这里插入图片描述

输入输出系统的组成

在这里插入图片描述

io与主机的联系方式

在这里插入图片描述

io设备与主机信息传达的控制方式

在这里插入图片描述

io设备和cpu之间的工作是可以并行执行的

在这个存取周期中： cpu除了不可以占用系统总线和读主存以外其余的操作都可以进行

外部设备（不重要）

在这里插入图片描述

io接口

在这里插入图片描述

查询流程分别是测试指令转移指令传送指令
在这里插入图片描述

程序中断方式（重要）

在这里插入图片描述
cpu和打印机并行进行工作

向量地址：中断向量保存内存单元的地址

io中断处理过程

在这里插入图片描述

##### dma接口的功能和组成

br数据缓冲器

向量地址由硬件电路产生