![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
cnn-AVS
文章平均质量分 74
Buyi_Shizi
这个作者很懒,什么都没留下…
展开
-
feature_in_reg
feature_in_reg_matrix中如何解决读取RAM和DDR时数据移位方式不同的位置简述在输入feature map寄存器组中,由于想用移位的方式接受来自RAM或者DDR的数据,这样可以避免使用MUX带来的逻辑电路的复杂性(如果用MUX的话要每个位置都要一个case来判断,情况太多)。但是在读取RAM和DDR数据的时候,对数据移位的方式是不一样的,我们的设计中把寄存器组分成了两个secto原创 2016-09-23 10:18:37 · 688 阅读 · 0 评论 -
feature_in_reg_matrix.v
1,概述feature_in_reg_matrix分别接受三路数据信号,分别从top_row, left_ram和ddr存储中读取,由于三路数据信号在读取的时候有先后的连续性,所以对于读取的数据该放到缓冲区的那个位置可以考虑移位操作。在feature_in_reg_matrix中,我们把缓冲区分成两个部分,分别对应top row的缓冲区和bram_ddr_buffer部分的缓冲区,如下图所示:原创 2016-09-26 20:15:16 · 526 阅读 · 0 评论 -
cnn_AVS_proj中的文件数据读写
简述在verilog中读写数据是,数据存储的顺序非常重要,即,对于单个数据,high significant的byte是放在存储器的高地址还是低地址上,就是通常所说的big endian和little endian的问题。 不论是在硬件设计还是硬件验证中,只要设计读写文件的操作,都应该考虑这个问题。系统函数数据读写顺序 $fread函数 这里只描述$fread函数读取二进制文件的情形,在读取二进原创 2016-09-24 21:05:58 · 788 阅读 · 0 评论