FPGA
Buyi_Shizi
这个作者很懒,什么都没留下…
展开
-
Xilinx中的xapp1052理解
xapp1052是xilinx官方给出的一个有关DMA数据传输的样例,用于PC端和FPGA端之间的DMA数据传输。首先需要说的是,xapp1052并不是一个完整的DMA数据传输的终端硬件设计,这在下面会有详细解释。 首先说一下xapp1052模块的组成结构:顶层模块是xilinx_pci_exp_ep,在顶层模块中包含pci_exp_64b_app和bmd_design两个模块,其中pc原创 2016-04-25 21:31:55 · 12226 阅读 · 7 评论 -
xilinx各个工具总结
在xilinx下每种操作其实都对应着一种工具,逻辑综合,网表与constraint fie的合并,布局布线等等。下面就对各个工具做一个总结。 1,XST(Xilinx Synthesis Technology)是xilinx退出的逻辑语言综合工具,它所做的就是把HDL语言表述的逻辑综合成特定的网表文件(netlist file),即NGC文件。NGC包含着电路的逻辑设计。 2,原创 2016-04-16 16:07:11 · 4788 阅读 · 1 评论 -
vivado中各个文件的含义
在Xilinx ISE中不同的操作都有不同的文件类型对应,例如综合、布局、布线、生成比特流等都会产生特定格式的文件,在vivado中也是一样,只不过在vivado中,文件的格式相比于ISE中更加同一。 1,.dcp文件,在ise中每个过程都会产生特定格式的文件,例如.ncd, .pcf, .ngd等等,原创 2016-06-13 22:09:07 · 30417 阅读 · 1 评论 -
vavado----design with IP
vivado中design with ip相比于ise感觉还是改进了。 首先我们简单介绍一下vivado中design with ip的设计过程: (1)打开IP Catlog定制自己的IP设计,比如这里我们选择Standard Bus Interface-PCI Express-7 Series Integrated Block for PCIE,然后右键Customize原创 2016-06-14 11:32:38 · 4268 阅读 · 0 评论 -
verilog中读写文件操作
简述在verilog设计验证中,我们经常需要从文件中读取验证数据,有些数据是文本文件,有些数据是二进制文件。但是verilog读写文件的操作和软件语言还是有不同的,下面就具体总结一下verilog中的读写文件的操作。读写二进制文件不管是读写二进制文件还是读写文件文件,都要把读取到的数据放入到硬件设计中某个寄存器或者存储器中,这是verilog和软件语言读写文件最大的不同。 其实verilog读写文原创 2016-09-21 22:27:46 · 11024 阅读 · 0 评论 -
VCS中verilog和C语言混合仿真
面临问题写verilog的时候,最麻烦就是对写好的程序进行验证,而单纯用verilog语言进行验证有非常不方便,因为verilog语言能提供的操作太少太少了,而如果能用其他语言对程序进行验证对于verilog的验证会有着巨大的帮助。verilog本身提供了和C语言混合仿真的借口,但是借口太复杂,单纯熟悉这个接口就得花上一定时间。解决方案本文的解决方案只是在VCS仿真环境下,对于其他仿真环境不适用。在原创 2016-11-25 16:29:17 · 8427 阅读 · 2 评论