北航计组实验P3课下部分——利用logisim搭建单周期CPU

一、CPU设计方案综述

（一）总体设计概述

本CPU为logisim实现的单周期MIPS - CPU，支持的指令集包含{addu、subu、lui、ori、beq、lw、sw}。为了实现这些功能，CPU主要包含了IFU、GRF、ALU、DW、EXT、Conrroller。

（二）关键模块定义

（各模块会在文末附图）

1. GRF(寄存器堆)

表1.GRF端口定义

端口名	输入\输出	位宽	功能
clk	Input	1	时钟信号
reset	Input	1	复位信号
WE	Input	1	使能信号
A1	Input	4：0	输入寄存器地址端口1，对应指令码25：21
A2	Input	4：0	输入寄存器地址端口2，对应指令码20：16
A3	Input	4：0	输入寄存器地址端口3，根据R型或I型指令分别对应指令码15：11和 20：16
WD	Input	31：0	数据输入端口，输入一个32位数据，存入编码为A3的寄存器中
RD1	Output	31：0	输出编码为A1中输入的寄存器中的值
RD2	Output	31：0	输出编码为A2中输入的寄存器中的值

        1)寄存器部分

图1、GRF寄存器单元

编号为x的寄存器，输入端链接x_in 的标签，输出端链接x_out的标签，使能端、复位端、时钟端分别与对应信号链接

        2)读出部分

             图2、读出部分

使用五位选择信号、数据位宽为32的多路选择器，将寄存器输出端口连接到多路选择器的输入端，选择信号连接A1或A2输出连接

        3)写入部分

           图三、写入部分

WD连接DMX输入端口，输出端口连接对应编码的寄存器，选择信号为A3

        4)注意

要将