- 博客(2)
- 资源 (2)
- 收藏
- 关注
RSS订阅转载 FPGA/CPLD设计的一般步骤
1、设计规范到VHDL描述 根据最终设计所期望的描述，构造一个合理的设计，自然语言编写。 形成规范后，通过数学公式或逻辑公式进行抽象的描述。 再用硬件描述语言将其转化为RTL级的描述 2、RTL级仿真 验证RTL级的VHDL描述是否正确。使用表达设计环境的激励信号驱动设计，验证结果符合设计的行为模型。 编译VHDL代码，检验其语法，运行仿真器，读入VHDL代码和激励信号文件（测
2012-06-18 19:46:42
1949
原创 'event编译时出现error的解释
ERROR:Xst:827 - file_name Line xx: Signal xx cannot be synthesized, bad synchronous description. 'event错误 'event参数必须放在process的最顶层if语句中，而且在一个process中不应该存在嵌入式的'event语句 process (clk, reset) is be
2012-06-18 19:41:49
787
随机信号分析（常建平 李海林）习题答案
第二章 随机过程的时域分析
1、随机过程的定义
从三个方面来理解①随机过程 是 两个变量的函数② 是随时间t变化的随机变量③ 可看成无穷多维随机矢量在 的推广
2011-09-27
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人