- 博客(6)
- 收藏
- 关注
RSS订阅原创 CS Stage with Diode-Connected Load---采用PMOS消除衬偏效应
CS Stage with diode-Connected load---采用PMOS消除衬偏效应
2023-03-17 00:56:06
745
原创 移植蜂鸟E203内核至达芬奇pro35T【集创芯来RISC-V杯】(二)
开发板：正点原子达芬奇FPGA开发板芯片型号：Xilinx Artix-7 35T开发工具:Vivado 2022.1源码链接:e203_hbirdv2: The Ultra-Low Power RISC-V Corehttps://gitee.com/riscv-mcu/e203_hbirdv2?_from=gitee_search发现ip有报错:打开system.v文件所以我们来修改第一个ip设置:双击打开,将clk_wiz_0改为mmcm,达芬奇开...
2022-10-28 18:38:45
1342
5
原创 移植蜂鸟E203内核至达芬奇pro35T【集创芯来RISC-V杯】(一)
所用开发板：正点原子达芬奇FPGA开发板芯片型号：Xilinx Artix-7 35T源码链接：https://github.com/SI-RISCV参考板卡:核心板资源:对比板卡:
2022-05-29 12:06:37
2117
2
转载 四元数---基本概念（转载）
转载自:https://zhuanlan.zhihu.com/p/274713001.为什么要用四元数可能四元数的由来大家都看过很多遍。很久以前，一位老者坐在大桥边上，看着过往船只，突然灵光一闪，在桥边石碑上洋洋洒洒刻上几行大字，四元数诞生了！故事大家都爱听，那么为什么我们需要四元数？一种说法是解决向量乘法，我们知道向量之间乘法有内积和外积，但这两个运算均不完美，即不满足群的条件（当然四元数诞生的时候也还没有内积外积的说法）。那向量之间是否存在这样一个非常完美的乘法，于是三维空间无法解决的问题就映射到四
2022-05-19 00:54:14
3010
原创 “人生若只如初见”——RISC-V
提起RISC-V,我们不得不提的一个词便是指令集架构(ISA)。那么，何谓“ISA”，ISA可以称得上是CPU的灵魂，有时简称为“架构”或者称为“处理器架构”。上图对ISA做了一个详细的描述，这里便不再赘述。有了指令集架构，便可以使用不同的处理器硬件实现方案来设计不同性能的处理器。处理器的具体硬件实现方案称为微架构(Microarchitecture)。RISC-V(英文读作“risk-five”),是一种全新的指令集架构。RISC-V架构主要由美国加州大学伯克利分校的几名教授于201.
2022-05-09 15:51:20
1948
8
原创 “Hello IC World”
本人是2020级集成电路设计与集成系统专业的一名普通大学生从2021年9月份开始我慢慢接触到了数字电路、Verilog 、FPGA 、SOC设计、RISC-V、嵌入式开发、计算机算法、计算机图像学等等一路摸爬滚打遇到了不少困难，庆幸的是，也遇到了不少帮助我的人：有互相鼓励的伙伴，有乐于施教的前辈，有指点迷津的老师，还有不少乐于助人的陌生人，在此一并感谢CSDN是我接触到的第一个技术类博客，我在这里学习，在这里成长。所以我决定从今天起利用此平台分享我浅薄的学习经验，与大家一起交流学习水平.
2022-05-08 00:04:20
142
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人