- 博客(2)
- 资源 (5)
- 收藏
- 关注
RSS订阅转载 同步整形电路
CPLD/FPGA同步电路具备最稳定的工作状态和工作性能，因此经常需要将外部输入的异步信号进行同步处理（与系统时钟同步）和整形（将输入信号由不规则波形提取为具备一个时钟周期长的脉冲信号） 同步整形的基本方法就是通过时钟对异步信号连续采样得到同步信号，然后由前后两次的同步采样进行逻辑组合得到整形输出。 以下是一个利用上升沿完成信号同步整形的设计： module syn_pos...
2019-02-27 15:25:03
1389
原创 PCB_3W规则
使用3W原则的意义：在PCB设计中，对于强干扰信号线和对干扰很敏感的信号线 产生的串扰，会存在于走线之间,这种不良影响不仅与时钟或周期信号有关,而且也会对系统中其他的重要走线,数据线、地址线、控制线和IO产生影响。问题的大多数来自时钟和周期信号,它们间的串扰将引起其他部分的功能性问题。所以在时钟走线、差分线、视频、音频，复位线，以及其他系统关键电路等,多个高速信号线长距离走线的时，为了减少...
2019-02-20 22:48:43
1098
UART_demo - GELI.zip
没积分了，UART自己上板测试通过，换点积分，如果有问题可以邮件联系chauncey_wu@163.com，上传的是ISE的工程，改完约束可直接下板
2020-03-20
_基于Xilinx_PCIe_Core的DMA设计.pdf
基于xilinx—pcie-core的DMA设计，是设计文档，源码索取可以邮件联系，chauncey_wu@163.com
2020-03-20
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人