- 博客(7)
- 收藏
- 关注
RSS订阅原创 波特率和频率，uart的输出时钟在FPGA中怎么处理
设计一个串口，波特率是9600bit/s，FPGA本身有的时钟频率为100Mhz，那么uart的时钟周期该怎么做？在一般情况下，这个结果还要除以16，也就是16倍分频，主要是为了能够稳定的采集到数据。需要分频计数：104167/10=10416(注意这里是约等于)9600bit/s波特率的周期为1/9600=104167ns。同样，直接用100Mhz/9600=10416次，结果是一样的。100Mhz周期为10ns，
2024-03-29 14:00:32
392
1
原创 程序员35岁会失业吗？
随着工作年限的增加，程序员有更多机会晋升为团队领导或技术专家，他们的经验和视野可以为团队带来更大的价值。35岁被认为是程序员职业生涯的分水岭，许多程序员开始担忧自己的职业发展是否会受到年龄的限制。而另一些人则认为，丰富的经验和深厚的技术积累是年轻程序员无法比拟的宝贵财富。然而，随着时间的推移，一个不争的事实摆在了众多程序员面前：35 岁被视为程序员职业生涯的分水岭。只要保持学习和进取的心态，不断提升自己的能力和价值，程序员们完全可以在职业道路上继续发光发热，创造更加辉煌的成就。
2024-03-27 11:01:30
199
原创 ddr3 和AXI接口一次说清楚
突发类型，M->S；（有FIXED,INCR,WRAP三种类型，其中FIXED为固定地址，循环写入相同位置的数据；WRAP回环突发和增量突发类似，但会在特定高地址的边界处回到低地址处。回环突发的长度只能是2,4,8,16次传输，传输首地址和每次传输的大小对齐。（2） 安全性存取或者没有安全性存取， ARPROT[1] 和 AWPROT[1]（1） 正常存取或者特权存取， ARPROT[0] 和 AWPROT[0]（3） 指令存取或者数据存取 ARPROT[2] 和 AWPROT[2]写地址ID，M->S；
2024-03-21 09:21:48
1008
1
原创 [DRC 23-20] Rule violation (PLIDC-7)
[DRC 23-20] Rule violation (PLIDC-7)
2024-03-21 09:20:29
517
1
空空如也
vivado生成BIT时报错[simulator 45-6]
2023-01-12
[DRC 23-20] Rule violation (PLIDC-7)
2023-01-12
TA创建的收藏夹 TA关注的收藏夹
TA关注的人