FPGA——SD卡控制器2

最新推荐文章于 2025-02-02 15:49:11 发布
最新推荐文章于 2025-02-02 15:49:11 发布
阅读量797 收藏 4
点赞数 1
分类专栏： FPGA 文章标签： sd卡控制器
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cherry1307/article/details/99452287
版权
本文详细介绍了在SPI模式下如何控制SD卡，包括初始化步骤、写数据和读数据的过程。首先，介绍SPI接口的基本概念，然后通过发送CMD0进入IDLE状态，并通过CMD8查询SD卡版本。在接收到正确的响应后，继续执行CMD55和ACMD41命令以完成SD卡的初始化。最后，简要提到了SD卡的读写操作。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

SPI模式下SD卡控制器

SPI模式

SPI：串行外围设备接口，是一种高速、全双工、同步的数据总线。在芯片管脚上只占有4根线。
在这里插入图片描述

SD卡 初始化

1.初始化供电电压：上电后，经过至少74个clk
2.发送CMD0：进入IDLE状态
3.等待sd卡返回响应（R1）:sd卡响应后，判断响应数据。
如果返回信号为8’h01，在接收返回信息期间sd_cs=0,此时sd卡进入SPI模式，进行下一步；
否则回到第2步，等待返回响应时间不能太长（T= 100ms），超过该时间，返回初始状态
4.发送CMD8:查询sd卡版本,只有sd2.0版本的卡（SDHC卡）才支持此命令
5. 等待sd卡返回响应(R7)：sd卡响应后，判断响应数据。
如果返回信号为4’b0001，说明此卡为sd2.0版本，进行下一步； 否则，重新执行第4步。
6. 发送CMD55:告诉sd卡下一次发送的命令是应用相关命令
7. 等待sd卡返回响应（R1），sd卡响应后ÿ

最低0.47元/天 解锁文章
提高面试技能——FPGA中SD卡的应用
2301_78484069的博客
07-07 169
以上代码实现了一个简单的 SD 控制器，其中定义了几个状态机：IDLE、SEND_CMD、WAIT_RESPONSE、SEND_DATA 和 WAIT_BUSY。在 FPGAs 的设计开发中，使用 SD 卡作为外部存储设备是很常见的。特别是对于那些需要存储大量数据的系统而言，SD 卡是一种方便、经济且实用的选择。在 FPGA 中，可以通过一个 SD 控制器来实现对 SD 卡的访问和操作。掌握 SD 卡的应用，对 FPGA 工程师的面试将会有极大的帮助。提高面试技能——FPGA中SD卡的应用。
从零开始，基于FPGA实现SD卡高效读写操作（二）
dpwkj的博客
07-10 676
引言：上一篇博文介绍了SD卡的理论知识，本文我们介绍如何利用FPGA实现SD卡的读写操作。
SD卡控制器的FPGA实现
04-03
提出一种将SD卡控制器作为一个模块集成到FPGA 中的实现方案, 并对SD卡控制器的工作原理和内部各模块进行介 绍, 最后对模块进行仿真验证, 给出控制器在A ltera公司Cyc lone 系列FPGA 上实现时的资源利用情况。通过验证, 设计符合 SD2. 0 技术规范。
SD存储卡功能特性解析
暗推中...
02-02 1032
SD存储卡作为一种常见的存储设备，具有多种容量模式，速率模式和电压模式，以及SWITCH命令在其中起着重要的作用。以下将对这些特性进行分类叙述。
FPGA实现SD卡控制器
qq_43433724的博客
08-22 872
介绍SD卡及如何使用的文章有很多，这里不再赘述，这里给大家推荐几个相关的文章都介绍的比较详细；本文重点介绍如何在SPI模式下使用SD卡，包括初始化的步骤，读写数据的操作步骤及SD卡的响应内容等，最后附上完整的工程文件及简单的仿真（模拟SD卡的.v文件目前只能够响应命令，对写入数据后的响应没有涉及，可以直接上板观察具体响应）SD卡的使用过程如下：SD卡初始化—— SD卡写数据（单个数据块）—— SD卡读数据（单个数据块）
基于FPGA的sd卡控制器
11-13
基于FPGA的sd卡控制器，opencore上面下载的，希望对大家有用
FPGA之SD卡读写操作
热门推荐
weixin_41892263的博客
10-13 2万+
（呕心沥血，写了接近三个小时。我觉得如果耐心看的话，真的会有所帮助哦哈哈哈。看在博主这么kindhearted的份上，点个赞吧！！！！） 学到后面发现例程文件越来越多，代码越来越恶心了。SD卡，I2C_EEPROM，SPI_Flash这种芯片的各种时序看得头晕，数据手册冗长啰嗦，搞不好还是100多页的英文版。。。不是人看的。。所以我觉得更加要把自己的心得写出来，让更多爱学习的人提高自己的效率。虽...
基于FPGA的Micro SD卡控制器（SD模式实现）
neufeifatonju的博客
08-14 6339
在上一篇文章基于FPGA的Micro SD卡控制器（SD模式驱动）大致介绍了做这个项目的一些辛酸故事。 在这篇文章，进入正题，说一说怎么通过FPGA采取SD模式来实现Micro SD 卡的驱动，也就是怎么去读写 Micro SD 卡。 1 先来看看 Micro SD 卡的引脚： 【Micro SD 引脚】 【Micro SD 卡座原理图】 ...
FPGA——SD卡控制器1
cherry1307的博客
08-13 2204
sd卡简介 sd卡（secure digital card），安全数码存储卡。是从MMC（多媒体卡）的基础上发展而来的，增加了更高的安全性和更快的读写速度。目前已经成为消费数码产品设备中最广泛的一种存储卡。 特点：体积小，传输速度快，容量大，支持热插拔 基于flash结构，所以可以断电保存数据 sd卡 = 卡套 + Miscro sd卡 sd卡有9个引脚，TF卡有8个引脚，MMC卡有七个引脚。 ...
基于FPGA的SD卡读写
05-05
FPGA SD卡读写 FPGA SD Card Reader
FPGA读写SD卡Verilog设计逻辑Quartus工程源码文件.zip
03-16
FPGA读写SD卡Verilog设计逻辑Quartus工程源码文件，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module top_sd_rw( input sys_clk , //系统时钟 input sys_rst_n , //系统复位，低电平有效 //SD卡接口 input sd_miso , //SD卡SPI串行输入数据信号 output sd_clk , //SD卡SPI时钟信号 output sd_cs , //SD卡SPI片选信号 output sd_mosi , //SD卡SPI串行输出数据信号 //LED output [3:0] led //LED灯 ); //wire define wire clk_ref ; wire clk_ref_180deg ; wire rst_n ; wire locked ; wire wr_start_en ; //开始写SD卡数据信号 wire [31:0] wr_sec_addr ; //写数据扇区地址 wire [15:0] wr_data ; //写数据 wire rd_start_en ; //开始写SD卡数据信号 wire [31:0] rd_sec_addr ; //读数据扇区地址 wire error_flag ; //SD卡读写错误的标志 wire wr_busy ; //写数据忙信号 wire wr_req ; //写数据请求信号 wire rd_busy ; //读忙信号 wire rd_val_en ; //数据读取有效使能信号 wire [15:0] rd_val_data ; //读数据 wire sd_init_done ; //SD卡初始化完成信号 //***************************************************** //** main code //***************************************************** assign rst_n = sys_rst_n & locked; //锁相环 pll_clk u_pll_clk( .areset (1'b0 ), .inclk0 (sys_clk ), .c0 (clk_ref ), .c1 (clk_ref_180deg), .locked (locked ) ); //产生SD卡测试数据 data_gen u_data_gen( .clk (clk_ref), .rst_n (rst_n), .sd_init_done (sd_init_done), .wr_busy (wr_busy), .wr_req (wr_req), .wr_start_en (wr_start_en), .wr_sec_addr (wr_sec_addr), .wr_data (wr_data), .rd_val_en (rd_val_en), .rd_val_da
基于FPGA的sd卡读写驱动
05-15
本文是在FPGA平台用硬件语言实现的sd卡读写，整个工程通过测试，可运行成功！虽然是在FPGA上实现的，但是只要将PLL改为一个分频器，也能用，用在比赛的板上肯定是可以的。我的架构是CPLD＋FLASH+MS6313＋MS6308。其中，MS6313是一块音频DA，MS6308是功放，用于耳机播放。该程序就播放了FLASH中的音乐，音质为CD QUALITY
FPGA 读写SD卡音乐播放例程Verilog逻辑源码Quartus工程文件+文档说明.zip
08-05
FPGA 读写SD卡音乐播放例程Verilog逻辑源码Quartus工程文件+文档说明,，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 实验简介 在其他实验中我们已经完成了 SD 卡读写和音频模块的录音播放，本实验通过搜索 SD 卡中 WAV 音乐文件，然后送到音频模块播放，完成一个简单音乐播放器的功能。 2 实验原理 本实验一个关键是在没有文件系统的情况下，搜索 SD 卡每个扇区的内容，匹配出 WAV 文件， 这里有一个假设：假设每一个文件都是从一个扇区第一个字节开始而且文件是连续存储的，经过 大量实验，发现 FAT32 文件格式中的文件确实如此。 2.1 WAV 文件格式 大部分的文件都有文件头，WAV 也丌例外，我们通过分析 SD 卡一个扇区的前几个字节，判 断这个文件是否为 WAV 文件。 WAV 文件作为多媒体中使用的声波文件格式之一，它是以 RIFF 格式为标准的。RIFF 是英文 Resource Interchange File Format 的缩写，每个 WAV 文件的头四个字节便是“RIFF”，所以本实验 就简单的以每个扇区的前 4 个字节是否为“RIFF”判断该文件是否为 WAV 文件，紧接着 4 个字节 表示文件的大小，这样我们就可以确定要读取的数据量。WAV 文件头大小是 88 字节，在播放时 要把前 88 个字节的文件头去掉。 module top( input clk, input rst_n, input key1, input wm8731_bclk, //audio bit clock input wm8731_daclrc, //DAC sample rate left right clock output wm8731_dacdat, //DAC audio data output input wm8731_adclrc, //ADC sample rate left right clock input wm8731_adcdat, //ADC audio data input inout wm8731_scl, //I2C clock inout wm8731_sda, //I2C data output sd_ncs, //SD card chip select (SPI mode) output sd_dclk, //SD card clock output sd_mosi, //SD card controller data output input sd_miso, //SD card controller data input output [5:0] seg_sel, output [7:0] seg_data ); wire[9:0] lut_index; wire[31:0] lut_data; wire[3:0] state_code; wire[6:0] seg_data_0; //I2C master controller i2c_config i2c_config_m0( .rst (~rst_n ), .clk (clk ),
FPGA读写SD
12-02
FPGA读写SD卡内容，很详细请下载
FPGA基于SDIO-4线模式读写SD卡、TF卡、SDNAND
qq_36703670的博客
03-30 2146
这些易失性存储器使用的频率是最高的，但同时有些非易失性存储器也常常会使用到，一般对于存储参数类的小容量存储器会使用eeprom（iic接口）、flash（spi）接口等。网上基于SD2.0的协议介绍也比较多，在此就不太详细的介绍协议细节，主要介绍FPGA读写SD卡需要的具体内容。 发送 cmd8，如果 sd 卡有响应，则 sd 卡属于 sdhc 类型，并且工作电压正常，初始化工程。如 果 sd 卡无响应，则 sd 卡可能属于 sdsc 类型，或者工作电压不正常，或者当前卡不属于 sd 卡，初始化失败。
用FPGA实现的SD卡控制器代码
03-09
一个用FPGA实现的SD卡控制器工程，包括源代码和详细文档说明，OPENCORE做的，相当专业。
FPGA读写SD卡的一些资料
06-03
都是网上找的，比如命令格式那一块我就找了很久，希望对大家有用。里面有一个SPI的程序，改改就可以控制任何SPI接口的芯片了
基于fpga的sd卡SDIO读写控制
最新发布
02-27
### FPGA实现SD卡通过SDIO接口进行读写控制 #### 配置SDIO控制器 为了使FPGA能成功与SD卡通信，在SDIO模式下，需先配置好SDIO控制器。这涉及到设置合适的时序参数以及选择恰当的传输模式来确保数据可以无误地在两者间传递[^2]。 #### 初始化过程 初始化阶段主要包含发送CMD0命令给SD卡使其进入准备状态；随后利用CMD8判断卡片版本并完成初步交流建立。对于高容量SDXC/SDHC设备，则要额外执行ACMD41指令直到返回值表明已准备好接受更多操作为止。 #### 数据路径搭建 构建用于实际数据交换的数据通路至关重要。SDIO模式支持多比特位宽的同时传送机制（如四线），极大提高了吞吐量至至少50 Mbps甚至更高水平。具体来说，`sdclk`, `sdcmd`, 及双向使用的`sddat[n]`线路共同构成了完整的物理层连接结构[^4]。 ```verilog // Verilog伪代码片段展示部分逻辑功能定义 module sdio_controller ( input wire clk, rst_n, output reg [3:0] sddat_out, input wire [3:0] sddat_in, ... ); always @(posedge clk or negedge rst_n) begin if (!rst_n) // Reset state machine and registers here... else case (state) INIT_CMD0 : /* Send CMD0 to reset the card */ ; SEND_CMD8 : /* Send CMD8 for interface condition check */; ACMD_LOOP : /* Loop sending ACMD41 until ready */; DATA_XFER : /* Manage data transfer using multiple bits on SDDAT lines */; default : /* Handle other states as necessary */ endcase end ``` #### 测试验证 一旦上述硬件描述语言(HDL)编码完毕并通过仿真工具测试之后，应当下载程序到目标开发板上去做进一步的实际运行检验。确认所有预期的功能都能正常运作，并达到宣称的速度性能指标——即不低于50 Mbps的有效带宽表现[^1]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值