FPGA——sdram控制器1

最新推荐文章于 2024-06-20 17:31:23 发布
最新推荐文章于 2024-06-20 17:31:23 发布
阅读量657 收藏 8
点赞数
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cherry1307/article/details/98728644
版权
本文介绍了SDRAM同步动态随机存储器的工作原理，重点解析了其初始化过程，包括初始化时序和模式寄存器设置。此外，详细阐述了SDRAM的读写操作，如预充电、行激活、列读写，以及读操作和写操作的时序要求。最后，讨论了SDRAM的刷新操作，包括自动刷新机制和刷新间隔时间。
摘要由CSDN通过智能技术生成

简介

SDRAM:
Synchronous Dynamic Random Access Memory
同步动态随机存储器

优点：
	空间存储量大
	读写速度快
	价格相对便宜
缺点：
	控制逻辑复杂

sdram引脚端口

在这里插入图片描述

信号名 端口说明
sdr_clk sdram时钟
sdr_cke sdram时钟使能
sdr_cs_n sdram片选
sdr_ras_n sdram行选通
sdr_cas_n sdram列选通
sdr_we_n sdram写使能
[12:0]sdr_a a[12:0]sdram行地址;a[9:0]sdram列地址
[1:0]sdr_ba sdrambank地址
[15:0]sdr_dq sdram数据
sdr_dqm sdram掩码

初始化

sdram芯片上电之后需要一个初始化的过程，才能进行读/写/刷新操作。

初始化操作时序

最低0.47元/天 解锁文章
cherry1307
关注
  • 0
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
基于FPGA的SDRAM控制器.docx
04-10
文档是我当初设计SDRAM控制器的资料，希望能起到抛砖引玉的作用
SDRAM 控制器（一）
好好学习，天天向上
06-30 1868
SDRAM 控制器设计
详解SDRAM基本原理以及FPGA实现读写控制
主要分享学习中的知识和遇到的问题
05-01 2427
SDRAM是“Synchronous Dynamic Random Access Memory”的缩写，也叫同步动态随机存取器。因为其单位存储量大、高数据带宽、读写速度快、价格相对便宜等优点被广泛使用在各行各业。同时，其升级版的DDR作为电脑内存也被广泛使用。同步：是指SDRAM工作需要同步时钟，内部的命令的发送与数据的传输都以此时钟为基准，同步时钟是由控制器（CPU/FPGA）发出；动态：是指SDRAM需要不断的刷新来保证数据不丢失；随机：是指数据不是线性依次存储，而是自由指定地址进行数据读写。
FPGA零基础学习：图像显示系统设计
ONEFPGA的博客
06-28 967
利用摄像头捕获数据、SDRAM缓存数据、VGA协议驱动屏幕显示图像构成图像实时显示系统。 摄像头捕获数据的速度（12MHz、6MHz、3MHz）与VGA协议驱动速度（25MHz）不同，导致摄像头捕获数据不能够直接输出给VGA，所以中间必须加入大容量的缓冲器。 整个设计需要的时钟有：给摄像头提供24MHz的时钟，给SDR SDRAM提供的100MHz的时钟（相移270度），给SDR SDRAM控制器提供的100MHz的时钟，给VGA协议驱动提供的100MHz的时钟。 时钟产生 采用片内的PLL产生所需的
FPGA综合项目——SDRAM控制器
qq_38502780的博客
10-03 6134
FPGA综合项目——SDRAM控制器 目录整体框架串口接收模块接收模块测试仿真串口发送模块发送模块测试仿真 整体框架 串口接收模块 接收模块测试仿真 串口发送模块 发送模块测试仿真
FPGA学习-SDRAM
jk_101的博客
03-15 1258
进入空闲状态后，至少需要执行两个周期的自动刷新命令，自动刷新命令完成之后，就可以对 SDRAM 进行加载模式寄存器了，因为模式寄存器上电后处于未知的状态，因此在执行任何的操作命令之前必须加载模式寄存器，在需要的时候，在模式加载完成后可以执行两次自动刷新命令。和其他芯片比，比较少见的是时钟使能引脚、数据掩码的概念。2.对于 SDRAM 的读写是以突发的方式进行的，即对 sdram 的获取（读或者写）是从一个指定的地址开始，并按照编程好的数量(长度，即很多手册中写到的BL)的地址，以编程好的数据顺序读写数据。
FPGA SDRAM控制器——SDRAM的仿真模型sdram_model_plus
06-30
SDRAM的仿真模型sdram_model_plus 作者：李晟、陈乃奎、罗瑶 在进行SDRAM初始化模块编写时使用
ＦＰＧＡ——SDRAM驱动笔记
07-13
- **Burst Mode的作用**：Burst Mode是一种通过内部列地址发生器实现连续数据传输的方式，旨在提高SDRAM的工作效率。当接收一次数据读写命令时，SDRAM能够自动连续地读写多个数据单元，而无需为每一个数据单元单独...
使用verilog实现基于FPGA的SDRAM控制器
04-14
首先，从给定的文件内容来看，`top_func.v`是这个Verilog设计的顶层模块，它实例化了`ddr_ctrl`——这是一个SDRAM控制器模块，以及`user_int`——一个用于模拟用户接口的模块。`ddr_ctrl`模块是核心部分，负责管理...
FPGA——pll锁相环配置及调用（基础篇）
03-22
器、 SDRAM 控制器、 PCIE 接口等）设计成参数可修改的模块，让其他用户可以直接调用 这些模块。随着设计规模增大，复杂度提高，使用 IP 核可以提高开发效率，减少设计和调 试时间，加速开发进程，降低开发成本，是...
基于486CPU的SDRAM控制器的设计与实现.pdf
09-24
综上所述，这篇文章详细阐述了如何设计一个针对Intel 486 CPU的SDRAM控制器，涵盖了嵌入式系统架构、SDRAM的工作原理、FPGA在接口设计中的应用，以及特定SDRAM芯片的特性。这个设计不仅对理解SDRAM控制器的实现有...
存储控制器（SDRAM操作）
weixin_43327540的博客
04-04 2896
什么是存储控制器 2440是32位单片机，进行数据访问时通过32位地址访问。 CPU发出32位地址信号给存储控制器，存储控制器根据地址信号设置片选信号及地址总线，将相应数据通过数据总线传回存储控制器，存储控制器将收到的数据以字节为单位发送给CPU。 CPU通过存储控制器读写数据总体概述： 存储控制器与相应内存芯片根据芯片手册正确接线。 为存储控制器设置好寄存器（结合原理图、内存芯片手册、开发板芯...
FPGA学习历程（五）：SDRAM 控制器（写）
qq_38940316的博客
04-19 730
以下内容学习自开源骚客教程： SDRAM那些事儿第一季。为什么写模块要单独开一篇博客？博主原计划写、读和进一步完善 SDRAM 控制器是放在一起的，结果写完写模块的时候发现目前的篇幅甚至已经超过一般情况下的博客长度了 Orz… SDRAM 的主要控制也就是读和写了，写操作理解以后读操作镜像一下就差不多了。
FPGA学习历程（四）：SDRAM 控制器（初始化与刷新）
qq_38940316的博客
04-17 946
以下内容学习自开源骚客教程： SDRAM那些事儿第一季。
SDRAM控制器
weixin_44678052的博客
11-29 1773
1.SDRAM简介 简介：SDRAM为同步动态随机存储内存，同步指的是时钟与外部输入的时钟保持一致，也就是与外部共用一个时钟；动态指的是每个时间段内，都要进行一次刷新操作，否则里面的数据会丢失，这也是由存储特性决定的；随机指的是数据存储地址可由我们自己任意指定。 bank与地址: 在SDRAM中，有多个bank，每个bank都有自己的行列地址，相互独立，在读写的时候，我们需要指定那个bank的那行，那列进行读写，其中行列地址线是共用的，下面会具体的说明 命令：我认为SDRAM是响应式的，对任何SDRAM的
FPGA ------ SDRAM控制器（一）
最新发布
mvpkuku的博客
06-20 713
SDRAM的全称即同步动态随机存储器（这里的同步是指其时钟频率与对应控制器（CPU/FPGA）的系统时钟频率相同，并且内部命令的发送与数据传输都是以该时钟为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机指数据的读取和写入可以随机指定地址，而不是必须按照严格的线性次序变化。sdram存储容量 = 数据位宽 * 存储单元数量（Bank数 * 行地址 * 列地址）
基于FPGA 的SDRAM控制器
09-23 184
最终按照各个状态完成输出信号的幅值，注意使用的为时序逻辑，因此输出相比状态跳转延迟一拍。sdram包含两个部分：sdram_ctrl、fifo_ctrl。由于自动刷新信号需要重复进行，因此使用计数器完成自动刷新操作计数。另外为了跳转操作代码简洁，声明组合逻辑的信号完成各个状态的跳转。SDRAM在上电后首先需要执行初始化操作，才可执行其他操作。为了防止亚稳态的产生，状态机编码均使用格雷码。跳转条件使用计数器进行计数完成判断。写模式为页突发写模式。
FPGA实现的SDRAM驱动
weixin_38486204的博客
04-14 4246
SDRAM的时序分析以及仿真和实测。 一、SDRAM 简介 SDRAM 同步动态随机存储器（Synchronous Dynamic Random Access Memory）。SDRAM 的时钟频率能达到100MHz以上，主要用于程序的运行空间、大数据存储等；Memory工作需要同步时钟，又由于信息存放在电容上，所以需要不断地刷新来维持当前保存的数据。SDRAM 通常有多个逻辑BANK（L-B...
FPGA-SDRAM接口设计
qq_47336747的博客
02-17 1024
（1）本文设计结果是：自己设计一个SDRAM的接口模块，能够通过控制该接口模块实现对sdram的读写；（2）如果要控制该接口模块要遵循Avalon协议；（3）该接口模块的实现不是绝对的，因为在quartus里面有一个内嵌的ip核（别人已经写好的），自己写一个接口模块是为了熟悉sdram的存储方式；（4）本文主要讲解该模块的控制sdram的原理。
FPGA中sdram控制模块
08-18
FPGA中的SDRAM控制模块是一种用于控制同步动态随机存储器（SDRAM）的通用控制器解决方案。这个模块化解决方案可以通过FPGA进行实现，并使用VHDL语言进行描述。它通常包括状态机和仲裁机制等功能，以实现对SDRAM的数据访问和刷新等操作。 在FPGA中使用SDRAM控制模块时，可以使用SDRAM的仿真模型sdram_model_plus来进行初始化模块的编写。<span class="em">1</span><span class="em">2</span> #### 引用[.reference_title] - *1* [EDA/PLD中的SDRAM通用控制器的FPGA模块化设计](https://download.csdn.net/download/weixin_38630358/13545540)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] - *2* [FPGA SDRAM控制器——SDRAM的仿真模型sdram_model_plus](https://download.csdn.net/download/qq_44933149/85839936)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值