![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
魑魅....
这个作者很懒,什么都没留下…
展开
-
VHDL状态机
网址链接原创 2020-09-20 23:42:57 · 517 阅读 · 0 评论 -
VHDL语言的基本结构(结构框架说明)
VHDL语言的基本结构一、实体说明主要描述的是一个设计单元的外部特征,即对外的输入/输出接口及一些用于结构体的参数定义。规则一:建议将VHDL的标识符或基本语句关键词,以大写方式表示;而又设计者添加的内容有小写字母表示。1、GENERIC类属说明语句作用:是操作者很容易的改变一个设计实体或一个元件的内部电路的结构和规模。结构:引到一个类属参量表,在表中提供时间参数及总线宽度等内部信息。2、PORT端口说明常用的端口类别:IN(输入): 仅允许数据流进入端口 用于 时钟输入、控制输入、单项数原创 2020-09-20 23:09:30 · 9372 阅读 · 0 评论 -
VHDL语法入门
比较基础的语法,讲的很详细百度文库地址原创 2020-09-20 18:02:27 · 151 阅读 · 0 评论 -
FPGA软件使用
Quartus Ⅱ使用流程新建工程文件File ???? New Project Wizard ???? Next ???? 路径,下面两个名称和路径一致????添加已有文件,没有则跳过 ???? 器件选择 ???? 选择工具 ???? 总结报告–finishFile ???? New ???? 添加文件类型 Verilog HDL File编译·Compile Design ··································· 全编译Analysis原创 2020-08-27 14:23:02 · 1201 阅读 · 0 评论 -
FPGA硬件语法实例
FPGA硬件基础用HDL描述的抽象硬件电路模型,Verilog称为ModuleFPGA是由许多单元(cells)组成EDA首先将源HDL模型转变为基本的门级网表,称为编译EDA随后为基本门模型分配具体的cell,称为映射为了检验抽象电路代码是否正确,需要对其进行测试,称为验证,验证需要单独编写一段HDL代码,建立测试用模型,模型称为Testbenth软件运行抽象模型的方法称为仿真综合前验证加载测试用户RTL模型,验证的内容主要是测试模型的逻辑功能,综合前验证又称为功能仿真或RTL仿真,或者前原创 2020-08-16 12:20:58 · 538 阅读 · 0 评论