luobingyin-CSDN博客

原创 S***1版图赏析(I)

S***1是S公司一颗1节电池用电池保护IC，其特点如下（大家可以猜猜是那一颗）：S***1核心电路功能为检测电池过压、欠压并提供相应保护，过压需要关闭充电管防止过冲因此安全问题，欠压需要关闭放电管防止电池进一步放电导致无法启动；在提供基础的电压保护功能S***1还提供两级放电过流保护和以及充电过电流保护并提供相应保护，放电过流保护需要关闭放电管，放电过流保护需要关闭充电管，其内部框图如下：...

2019-07-31 10:41:47 1463

原创 Hspice中的测量语句(II)

HSpice测量语句还有一些使用技巧：运行HSpice进行新的测量Hspice 可以在原有仿真文件的基础上进行测量，此时只需要将所需要测量的语句写在一个文件中并以.end结束，再在命令行中运行hspice -meas measure_file -i wavefile [-o outputfile]即可以对已经仿真输出的文件进行测量，而不用重新再运行网表。wavefile可以是tr，ac，s...

2019-07-30 10:47:11 6480 2

原创 HSpice中的测量语句(I)

HSPICE中的测量语句.MEASURE具有多种功能,可以用于DC,AC或瞬态分析，MEASURE语句的一般格式为：.MEASURE SimulationType resultName MeasurementTypeSimulationType为仿真类型使用到的只有三种DC、AC、TRANresultName为用户定义的测量参数的名字MeasurementType为需要测量的类型，HSp...

2019-07-30 10:42:10 18896

原创 UL与BMS系统相关标准

UL是美国保险商试验所(Underwriter Laboratories Inc.)的简写。UL安全试验所是美国最有权威的,也是世界上从事安全试验和鉴定的较大的民间机构。[^1][1]:https://baike.baidu.com/item/UL认证/3044865UL针对Functional Battery Safety：Battery Management System有一系列相关标准，...

2019-07-30 10:31:54 2303

原创 Hspice使用.DATA进行仿真分析

在对Corner尤其是trim table进行仿真时，需要有大量的trim组合，虽然.Alter也是个很好的选择，但是每一种alter就会对应一个仿真结果，导致仿真文件很多。可以使用Data-Driven Sweep进行参数扫描，Data-Driven Sweep会将所有仿真结果写入同一个文件中。在HSpice中 Data-Driven Sweep既可以对非均匀数值进行扫描也可以同时进行多参数扫...

2019-07-08 09:48:02 7828

原创使用Spectre仿真Spice网表

仿真网表格式主要有两种：Spice格式及Specte格式，两者不能通用，但是Spectre提供了Spice格式Model转Spectre格式Model的工具：spp -convert <input.sp> output.l其中input.sp为Spice格式的Model，output.l为转换后的Spectre格式的Model。另外spectre支持直接读取Spice格式网表进行...

2019-06-24 16:15:08 15381 5

原创 Cadence Project Design Management(III): Project Setup Example

Cadence 有内部的项目管理和版本管理工具，即TDM，在设计的时候用上TDM工具可以方便的进行项目管理和电路/版图版本管理，最明显的好处就是可以通过版本管理追溯以前的修改，可以防止手贱改错了电路而又不知道如何恢复原状的问题。以下是结合Cadence Project Design Management帮助文档摘录的TDM简易设置使用方法，分四个部分呈上，第三部分通过一个例子设置了一个简易可用的...

2019-06-24 16:10:34 780

原创 Cadence Project Design Management(II): TDM Directory Structure

TDM Directory StructureIn the Team Design Manager hierarchy, the following directories are organized under the project directory, project_name.Fprj.DirectoryUNIXNameContentsData Repositor...

2019-06-24 15:52:00 635

原创 Cadence Project Design Management(I): OverView

Cadence 有内部的项目管理和版本管理工具，即TDM，在设计的时候用上TDM工具可以方便的进行项目管理和电路/版图版本管理，最明显的好处就是可以通过版本管理追溯以前的修改，可以防止手贱改错了电路而又不知道如何恢复原状的问题。以下是结合Cadence Project Design Management帮助文档摘录的TDM简易设置使用方法，分四个部分呈上，第一部分先对TDM进行简略的介绍，供大家...

2019-06-24 15:41:15 887

原创 STI、LOD与WPE概念：WPE效应对SPICE Model 的影响

WPE效应主要影响SPICE的Well Proximity Effect Model，WPE对MOS特性的影响主要体现在阈值电压、迁移率和体效应上。WPE效应与FET和MASK边缘距离强相关，BSIM4中WPE效应影响的阈值电压、迁移率、和体效应所对应Model参数分别为VTH0、U0、K2，通过SCA、SCB和SCC三个参数对上面三个参数产生影响。在对WPE的建模主要考虑时FET与阱四周的距...

2019-06-17 16:14:50 11706

原创 STI、LOD与WPE概念：STI效应对SPICE Model的影响

STI效应主要影响SPICE的Stress Effect Model，应力对MOS特性的影响主要体现在迁移率和饱和速度两个参数上，但是由于掺杂分布也会受到不同SIT尺寸和应力的影响，因此阈值电压和一些二级效应例如DIBL、体效应都会相应受到影响。BSIM4在对Stress Effect进行建模时，主要考虑其对迁移率、饱和速度、阈值电压、体效应和DIBL的影响。BSIM4使用STIMOD对STI...

2019-06-17 16:10:37 9233

原创 STI、LOD与WPE概念2：减少或避免WPE/STI效应对IP模块设计的影响

根据网络资料整理文章目录电路设计中减小STI、WPE的影响版图设计中如何减小STI、WPE的影响总结随着深亚微米工艺的发展，CMOS制造工艺对设计的影响也越来越大。在0.18um以前都可以忽略的工艺影响，在工艺一步一步发展的情形下，制造工艺所带来的影响变成了芯片设计中不可忽视的因素。本文诠释了制造工艺的两个重要效应：STI、WPE。通过对两种效应的分析，提出了在芯片设计阶段考虑它们的必要性。特...

2019-06-17 15:55:30 11451

原创 STI、LOD与WPE概念：形成机理及对电路设计的影响

根据网络资料综合文章目录LOD的概念STI的概念WPE的概念STI、WPE效应对电路设计的影响STI效应WPE效应LOD的概念LOD是 Length of Diffusion的缩写，当拥有相同的Gate Length和Gate Width的两个MOS，因为扩散区长度不同造成其电流不同所产生的效应为LOD效应。如下图，两个MOS (A和B)其Gate Length Gate Width皆为0....

2019-06-17 15:39:57 50066 3

cocoqoo的博客