OK6410之uboot时钟初始化---嵌入式回归第十一篇

综合前面的博客，设置系统为SVC模式，关闭开门狗，关闭中断，关闭MMU和cache，基地址初始化，点亮一灯大师，这一小节根据前面的架构分析来完成时钟初始化部分。

1. 时钟脉冲信号概念：

时钟脉冲信号：按一定的电压幅度，一定的时间间隔连续发出的脉冲信号。时钟脉冲信号是时序逻辑的基
础。它用于决定逻辑单元中的状态何时更新。数字芯片中众多的晶体管都工作在开关状态，它们的导通和
关断动作无不是按照时钟信号的节奏进行的。

2. 时钟脉冲频率：在单位时间（1S）内产生的时钟脉冲个数。

OK6410时钟脉冲信号产生：

1. 晶振 12M

2. 锁相环PLL

时钟初始化流程图：

时钟工作流程：

时钟是可以通过软件来配置！那么配置时钟软件部分要完成那些工作（由上面的图和datasheet分析得出）

1. 配置locktime

2. ARM核的FCLK配置

3. PCLK HCLK时钟配置，通过设置分频系数

4. 设置CPU到异步工作模式

下面的代码基本都是查手册，这里就不一一截图了，贴上代码方便以后复习，感觉重点还是掌握如何根据手册编写出代码方法

<span style="font-size:18px;">#define CLK_DIV0 0x7e00f020
#define OTHERS 0x7e00f900
#define MPLL_CON 0x7e00f010
#define APLL_CON 0x7e00f00c
#define CLK_SRC 0x7e00f01c
#define DIV_VAL ((0x0<<0)|(0x1<<9)|(0x1<<8)|(0x3<<12))
#define PLL_VAL ((1<<31)|(266<<16)|(3<<8)|(1<<0))

init_clock:
	ldr r0, =CLK_DIV0
	ldr r1, =DIV_VAL
	str r1, [r0]
	
	ldr r0, =OTHERS
	ldr r1, [r0]
	bic r1,r1,#0xc0
	str r1, [r0]
	
	ldr r0, =APLL_CON
	ldr r1, =PLL_VAL
	str r1, [r0]
	
	ldr r0, =MPLL_CON
	ldr r1, =PLL_VAL
	str r1, [r0]
	
	ldr r0, =CLK_SRC
	mov r1, #0x3
	str r1, [r0]
	
	mov pc, lr</span>