FPGA
coky_ms
这个作者很懒,什么都没留下…
展开
-
74161计数器设计十二和二十进制计数器
首先了解74161计数器,电路结构图如下:四位同步二进制计数器74161的功能表为:ABCD作为输入端,QA,QB,QC,QD作为输出端。下面是12进制的计数器的设计,相对于74161来说,只需要一位电路结构就可以了,然后是12进制的决定,输入为0000,待输出为1011时,置零即可。下图为12进制的电路图的设计:然后就是仿真即可,不具体说了。下面看的是20进制计数器。因为一位74...原创 2018-10-28 10:24:24 · 52185 阅读 · 5 评论 -
verilog学习笔记
第一次使用verilog进行编程,所知道的太少,所以要学习和注意的东西就比较多,这次只是初级的编辑了一个mux 4选1选择器,也是学到了一些基础的知识的。下面是我的代码模块`module top(in0,in1,in2,in3,out,sl);input in0,in1,in2,in3;output out;input [1:0] sl;reg out;always@(in0 or...原创 2018-10-31 11:28:51 · 616 阅读 · 0 评论 -
74138译码器拼接4-16译码器
第一次进行博客的编写,任务是在quartus 9.0中进行4-16译码器的拼接,所需要的材料便是两个3-8译码器和一些其他的小零件。通过对数字电路的知识的学习,我们是可以完成这个任务的。第一步是进行文件的建立。运行quartus软件,建立BDF文件,然后进行两个74138译码器的拼接。可以通过双击绘图界面进行电路元件的添加,并添加各种管脚(名字自定义)使得电路连接通顺。如下图所示:然后进行电...原创 2018-10-27 21:03:34 · 7553 阅读 · 0 评论