74161计数器设计十二和二十进制计数器

首先了解74161计数器，电路结构图如下：

四位同步二进制计数器74161的功能表为：

ABCD作为输入端，QA,QB,QC,QD作为输出端。
下面是12进制的计数器的设计，相对于74161来说，只需要一位电路结构就可以了，然后是12进制的决定，输入为0000，待输出为1011时，置零即可。下图为12进制的电路图的设计：

然后就是仿真即可，不具体说了。
下面看的是20进制计数器。因为一位74161只可满足16进制及以下的进制计算，所以20进制需要两块74161来进行设计。通过对数字电路这本书的学习，可以得到如下图的电路图设计：
从图中可以看到当输出为10011的时候，与或结构会使计数器置零，所以我们的输入是从00000开始的，这样就可以完成20进制的设计了。
下面就是波形仿真文件的建立，添加管脚并进行初值的设立。如下图所示：

最后就是进行波形仿真了，结果如下图所示：

我们可以看到到200.0ns时计数器就会置零，此时前一刻的值为10011也就是19，从而就可以达到20进制的计数了。
目标达到！