USB 3.2 Specification (3 Architectural Overview)

USB 3.2是双总线体系结构，提供了与USB 2.0的向后兼容性。一种总线是USB 2.0总线（请参见通用串行总线规范，修订版2.0），另一种总线是增强型SuperSpeed总线（请参见第3.1节）。 USB 3.2特别添加了双通道支持。
本规范使用术语“增强型超高速”作为通用形容词，指的是为与USB 3.2系统中的USB 2.0总线并行运行的总线定义的任何有效的USB定义功能集合，如下所述。
本章分为几个重点领域。第一部分着重于与跨越USB 3.2系统的元素相关的架构和概念（第3.1节）。 其余各节重点介绍增强型SuperSpeed USB特定的体系结构和概念。
后面的章节将更详细地描述增强型SuperSpeed USB的各种组件和特定要求。希望读者对USB 2.0的体系结构概念有基本的了解。有关完整的详细信息，请参考《通用串行总线规范，修订版2.0》。

3.1 USB 3.2 System Description

分层星型拓补结构
兼容USB Type-C connector or a USB 3.1 legacy connector.

3.1.1 USB 3.2 Mechanical

All USB devices have an upstream connection. Hosts and hubs have one or more downstream connections.

3.1.2 USB 3.2 Power

• USB上的电源分配解决了USB设备如何消耗其所连接的下游端口提供的功率的问题。USB 3. 2的电源分配与USB 2.0相似，增加了在增强型SuperSpeed总线上运行的设备的供电预算，另外，如果总线的运行方式为单通道或双通道，则需要额外考虑。
• 电源管理定义了主机，设备，集线器和USB系统软件如何交互以提供总线的节能操作。 USB 2.0总线部分的电源管理保持不变。

3.1.3 USB 3.2 System Configuration

USB 3.2上的设备发现的体系结构元素与USB 2.0相同。
独立的双总线体系结构允许独立激活每个总线。

3.1.4 USB2.0和USB2.0之间的架构差异

3.2 Enhanced SuperSpeed Bus Architecture

The Enhanced SuperSpeed bus 是一种分层通信架构，由以下元素组成：

• Enhanced SuperSpeed Interconnect. 增强型超高速互连是将设备连接到增强型超高速总线并与主机通信的方式。这包括连接到总线的设备的拓扑、通信层、它们之间的关系以及它们如何交互以实现主机和设备之间的信息交换。
• Devices. 增强的超高速设备是信息交换的源或汇。它们实现所需的设备端、增强的超高速通信层，以完成主机上的驱动程序与设备上的一个或多个逻辑功能之间的信息交换。
• Host. 增强的超级主机是信息的来源或接收器。它实现了所需的主机端，增强的超级通信层，以实现总线上的信息交换.它拥有增强型超总线及其连接的所有设备的增强型超级数据活动、调度和管理。
  
  行(设备或主机、协议、链路、物理)实现增强的超高速互连的通信层。第3.2.1至3.2.3节提供了每个通信层的体系结构概述。三个最左侧的列（主机、集线器和设备）说明了连接到增强型超高速总线的设备之间的拓扑关系；请参阅第3.2.6至3.2.7节中的概述。最右侧的列说明了电源管理机制对通信层的影响；请参阅第3.2.5节的概述。

3.2.1 Physical Layer

第6章详细说明了GenX物理层规范。物理层定义端口的PHY部分以及下游面向端口(主机或集线器上)与设备上的上游面向端口之间的物理连接。GEN X物理连接包括用于每个通道的两个差分数据对(一个发射路径和一个接收路径)。定义了双通道支持（Gen X x 2），以通过USB C型电缆和连接器实现两个通道的操作。

每个路径的电气方面的特征在于 transmitter, channel, and receiver; 这些都是单向差分子链路。每个差分子链路与位于差分子链路的发射器侧的电容器交流耦合。channel 包括电缆和连接器的电气特性。

在电气层面上，每个差分子链路通过启用其接收器端接来初始化。发送器负责检测远端接收器的终止以指示总线连接，并通知链路层，以便可以将连接状态纳入链路操作和管理中。

当接收机终端存在但在差分子链路上没有信令时，它被认为处于电空闲状态。在这种状态下，低频定期信令（LFPS）用于发信号通知初始化和电源管理信息。LFPS相对易于生成和检测，并且仅使用很少的功率。

每个PHY都有自己的带有扩频时钟（SSC）调制的时钟域。USB 3.1电缆不包含参考时钟，因此未明确连接物理连接两端的时钟域。比特级定时同步依赖于本地接收器，通过将其相位锁定到接收到的比特流中的信号跳变，将其比特恢复时钟与远程发射器的时钟对齐。

接收机需要可靠地从比特流恢复时钟和数据。对于gen 1操作，发射机将数据和控制字符编码为符号。控制符号用于实现字节对齐，并用于对数据进行分组和管理链接。特殊的特性使控制符号可以从数据符号中唯一地识别出来。对于Gen2操作，发送器块编码数据和控制字节。专用控制块用于实现接收器中的块对齐和管理链路。

采用多种技术来改善信道性能。

3.2.1.1 Gen 1 Physical Layer

GEN 1物理层的名义信令数据速率为5 Gbps。

GEN 1发射机使用8b/10b码将数据和控制字符编码成符号。

物理层从链路层接收8位数据，并对数据进行置乱以减少EMI排放。然后，它将加扰的8位数据编码成10位符号，以便在物理连接上传输。得到的数据以包括扩频的速率发送，以进一步降低EMI排放。由接收机从差分子链路恢复比特流，组装成10位符号，解码和解扰，产生8位数据，然后发送到链路层进行进一步处理。

3.2.1.2 Gen 2 Physical Layer

GEN 2物理层的名义信令数据速率为10 Gbps。

gen 2发射机通过将4位块标识符预先加上16个符号(128位)来帧数据和控制字节(称为符号)，以创建128 b/132 b块。块的符号可以是加扰的，也可以不取决于它们的源(不管它们是数据还是控制符号的类型)。如同在gen 1操作中，结果数据通过使用扩频时钟通过电互连发送出去，以降低emi排放。由接收机从电互连中恢复比特流，然后组装并对成132位块。数据被解扰,并且标识符信息和解扰的比特被传递到链路层以便进一步处理。

Gen2PHY使用在LFPS信令上的协议，以协商两个连接PHY的最高公共数据速率能力。

3.2.1.3 Dual-Lane Operation

USB Type-C-based applications only
To manage dual-lane operation, the Configuration Lane is Lane 0 as established at each port by the CC pin decoding defined by the USB Type-C specification. All LFPS signaling and LBPM messaging is only transmitted on this lane. Receiver Detect is only required on this lane and Ux Exit functionality is only required in the Configuration Lane’s receiver.

3.2.2 Link Layer

An Enhanced SuperSpeed link is a logical and physical connection of two ports. The connected ports are called link partners. The link layer defines the logical portion of a port and the communications between link partners.

3.2.3 Protocol Layer

This protocol layer defines the “end-to-end” communications rules between a host and device.

This communications relationship is called a pipe.