- 博客(5)
- 收藏
- 关注
RSS订阅原创 算数运算整理（二）
文章目录3 乘法运算3.1 无符号数乘法3.2 原码乘法3.3 补码乘法3.3.1 Booth乘法3.3.2 Wallace树型乘法器4 除法运算4.1 无符号除法原码除法参考3 乘法运算3.1 无符号数乘法n位无符号数间乘法可以看作是循环n次的加法运算，因此可以用以下的硬件结构实现：如果乘数的最低有效位为1，则将被乘数加在积上，否则，进入下一步。在下一步中进行被乘数的左移和乘数的右移。这一步骤需要重复32次，计算流程如下所示：这个乘法器可以进一步优化，节约占用的硬件资源数，优化后的乘法器如下
2021-02-20 09:50:34
523
原创 算数运算整理（一）
文章目录算数运算整理1 移位运算1.1 逻辑移位1.2 循环移位1.3 算数移位2 加减运算2.1 补码加减法运算规则2.2 补码加减法的硬件实现2.2.1 全加器2.2.2 行波进位加法器（Ripple-Carry Adder，RCA）2.2.3 超前进位加法器2.2.4 减法的实现2.2.5 溢出的判断（1）**采用两个操作数和结果的符号来判断**（2）采用**最高数值位产生的进位与符号位产生的进位**来判断（3）采用**变形补码**来判断2.2.6 进位旁路加法器2.2.7 进位选择加法器2.2.8
2021-02-08 20:41:39
690
转载 跨时钟域处理
跨时钟域处理：https://www.cnblogs.com/lyc-seu/p/12441366.html#%E6%B3%A8%E6%84%8F%E9%97%AE%E9%A2%981
2020-12-09 09:16:27
220
原创 STA随笔
目录基本时序路径 FPGA中主要有四种时序路径：reg2reg的时序路径分析：参考基本时序路径 FPGA中主要有四种时序路径：内部寄存器之间的时序路径，reg2reg输入引脚到内部寄存器的时序路径，pin2reg内部寄存器到输出引脚的时序路径，reg2pin输入引脚到输出引脚之间的时序路径，pin2pin 前三种是与内部寄存器相关的，也就是说需要关注数据信号和锁存时钟沿之间的setup和hold时间关系。reg2reg的时序路径分析：data arrival path：数据在两个寄存器之
2020-11-30 20:35:38
139
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人