STA随笔

最新推荐文章于 2023-03-23 19:23:58 发布
最新推荐文章于 2023-03-23 19:23:58 发布
阅读量147 收藏
点赞数
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/coreyhang/article/details/110404625
版权
本文介绍了FPGA中的四种基本时序路径，重点关注了内部寄存器之间的reg2reg路径。详细分析了data arrival path和data required path，以及建立时间(Tsu)和保持时间(Th)的余量计算，讨论了时钟网络延迟和数据传输延时的影响。
摘要由CSDN通过智能技术生成

目录

基本时序路径 FPGA中主要有四种时序路径：

  • 内部寄存器之间的时序路径，reg2reg
  • 输入引脚到内部寄存器的时序路径，pin2reg
  • 内部寄存器到输出引脚的时序路径，reg2pin
  • 输入引脚到输出引脚之间的时序路径，pin2pin 前三种是与内部寄存器相关的，也就是说需要关注数据信号和锁存时钟沿之间的setup和hold时间关系。
reg2reg的时序路径分析：
  • data arrival path：数据在两个寄存器之间传输实际所需时间
  • data required path：为了保证可靠的数据传输，数据在两个寄存器之间传输的理论所需时间（建立时间的最大值/保持时间的最小值）

在这里插入图片描述
对上面所述的路径进行细化：

  • Tc2t：时钟源到源寄存器reg1的时钟网络延迟
  • Tc2r：时钟源到目的寄存器reg2的时钟网络延迟
  • Tco：数据被锁存后在寄存器内部经过的延迟
  • Tr2r：数据从源寄存器到目的寄存器的路径延时
  • Tsu：目的寄存器的建立时间
  • Th：目的寄存器的保持时间
最低0.47元/天 解锁文章
苹果芬达
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
ESP32随笔
Joetu的博客
08-16 2872
一 ESP32中一种回调函数的使用机制: ESP32在运行过程中会产生各种网络状态事件， ESP32提供了一种方式来让用户获取事件并执行自己的代码，event_loop用来实现这一功能。 typedef esp_err_t (*system_event_cb_t)(void *ctx, system_event_t *event); esp_err_t esp_event_loop_in...
TimeQuest时序路径详解02
最新发布
weixin_49429082的博客
04-27 135
上一节在TImeQuest中利用Waveform进行了时序分析及约束，这一节利用Data Path进行时序分析。
基于FPGA的时序分析-时序路径（寄存器到寄存器）
PPRAM的博客
02-07 808
Tclk = T1+T2，占空比 = T1/Tclk 如果 T1 = T2 = Tclk/2 则占空比为50%。晶振或内部PLL锁相环产生的时钟信号无法保证绝对的精准;影响时钟周期准确性的因素有很多，如材料、工艺、温度以及各种噪声等；晶振源固有的噪声和干扰通常会带来时钟信号的周期性偏差，称为时钟抖动，一般单位是ps;所以FPGA时序分析中，也会将时钟抖动作为时钟不确定性（Uncertainty）的一部分加以约束。
TimeQuest时序路径详解
weixin_50810761的博客
03-23 1357
基于TimeQuest软件来查看时序报告和分析时序路径
timequest静态时序分析学习笔记之基本概念
weixin_30498921的博客
09-05 418
第一章基本概念 1.1延迟因素 　　第一，FPGA芯片内部的一些固有延迟，包括建立时间Tsu、保持时间Th和数据存入寄存器到输出管脚时间Tco，这些时间是由FPGA芯片决定的，不同的FPGA芯片这些延迟时间不一样。（如图1） 　　第二，路径延迟，包括时钟路径延迟和数据路径延迟，这两种延迟都与设计的逻辑有关，而最主要的延迟还是数据延迟，所以好的代码设计非常重要。（如图1） 图一FP...
提高FMAX的时序优化方法
wangyanchao151的专栏
10-07 2359
提高FMAX的时序优化方法 转载请注明出处：http://blog.csdn.net/kevin_hee/article/details/78087600   一、FMAX介绍 FMAX代表了设计中一个时钟从源寄存器到目的寄存器所能跑的最高速率，它的大小受两个寄存器间最大的走线延迟决定。 以Altera Quartus16.1为例，在时序分析完成后，打开Fmax报告： Comp...
PTPX功耗分析实战, VCD, SAIF, FSDB的区别
RTL2GDS的博客
03-19 1万+
PTPX功耗分析实战, VCD, SAIF, FSDB的区别PTPX功耗分析VCD，SAIF，FSDB的区别 注：文章转载自微信公众号 RTL2GDS (微信号：rtl2gds) 你好，我是老本(Benjamin)。 STA系列文章定期会在微信公众号每周日晚8点更新，其它时间就先写点随笔吧，这是一篇PTPX进行功耗分析的实战文章，介绍了主要的命令和选项，以及对反标翻转率的解析，不同波形文件的比较。...
android uart串口如何使用中断,DAM的使用结合串口和中断以及GPIO。
weixin_35947010的博客
05-26 760
DAM的使用结合串口和中断以及GPIO。当我学到ＤＭＡ这章的时候就意味着我已经学完了，ＧＰＩＯ里的ＬＥＤ，按键，还有就是串口发送数据。那么下面就来总结下前段时间所学的知识(因为接下来有断时间我是没有时间去学习ＳＴＭ３２)首先来看下我最先接触的LED流水灯对于流水灯。首先我我们知道。点亮流水灯就是有电流通过LED灯。而每个流水灯 就是接在GPIO口上的，然后我们就会有个关于GPIO的结构体打开结构体...
C语言链表逆序复杂度为o1,C链表反转(时间复杂度O(n))
weixin_30441727的博客
05-20 704
面试的时候经常会出现的问题,现在都做一遍,回忆一下,练练手.这个题目需要注意两点:1.head->next 要先设置为NULL ,否则反转后,它还是指向之前的next节点2.需要有一个tmp指针,临时保存p->next的地址,这个在改变一个节点的next地址时,经常会用到示意图代码实现#includestruct ListNode{int data;ListNode *next;}Li...
时序分析4-查看时序报告-datapath
nuc606的博客
11-05 822
在Data Path中分析时： Data Arrival PATH： Clock path = Tclk1 Data path = Tco + Tdata = Data delay Data Reqire PATH： Data path
TimeQuest定时分析的基本概念
shanghaiqianlun的专栏
03-17 1万+
TimeQuest定时分析的基本概念            全面的静态定时分析包括寄存器到寄存器、I/O、异步复位路径的分析，TimeQuest定时分析工具使用数据要求时间（data required time）、数据到达时间（data arrival time）、时钟到达时间（clock arrival time）来验证电路性能和检测可能的违例。TimeQuest分析工具确定满足设计正常
fpga时序分析的一些基本概念
gtkknd的专栏
07-15 400
FPGA STA(静态时序分析)
weixin_33901843的博客
02-06 602
1 FPGA设计过程中所遇到的路径有输入到触发器，触发器到触发器，触发器到输出，例如以下图所看到的： 这些路径与输入延时输出延时，建立和保持时序有关。 2. 应用背景 　　静态时序分析简称STA，它是一种穷尽的分析方法。它依照同步电路设计的要求。依据电路网表的拓扑结构，计算并检查电路中每个DFF（触发器）的建立和保持时间以及其它基于路径的时延要求是...
STA静态时序分析
xiuxin121的博客
07-05 1257
https://www.cnblogs.com/zfyouxi/p/5183903.html
STA | 3. 如何做一条合格的path? (四种路径和建立保持时间)
graymount的博客
05-10 6913
前面介绍了Cell Delay和Net Delay相关概念，以及计算公式。那么Delay值是多少才算合格呢？这一篇开始讲解路径(Path)的概念，以及衡量Path Delay是否合格的标...
基础知识之一——STA基础概述
啦啦啦啦啦
05-21 9610
本文是DC笔记系列的第一篇，也是第一次来尝试写这种系列文章，有不足的地方非常欢迎同学们指出，该部分主要介绍什么是STA，有一个感性的认识，了解其使用的好处，什么地方再用，怎么用等。是基础部分的第一篇~主要分三个部分，什么是STA，CMOS数字设计中STA的使用于STA的局限性三个部分展开，参考《Static Timing Analysis for Nanometer Designs 》（第一章）的内容。 什么是STA 静态时序分析（简称STA）是用来验证数字设计时序的技术之一。下面将就时序与验证两个部.
launch edge 和 latch edge 延迟以及静态时序分析相关概念
芒果爱火锅的博客
05-17 3849
launch edge和latch edge分别是指一条路径的起点和终点，只是一个参考时间，本身没有什么意义，latch_edge-launch_edge才有意义。 1. 背景 静态时序分析的前提就是设计者先提出要求，然后时序分析工具才会根据特定的时序模型进行分析，给出正确是时序报告。 　　进行静态时序分析，主要目的就是为了提高系统工作主频以及增加系统的稳定性。对很多数字电路设计来说，提高工作频率非常重要，因为高工作频率意味着高处理能力。通过附加约束可以控制逻辑的综合、映射、布局和布线，以减小逻辑和布
STA基础分析-setup和hold
热门推荐
seuwilson的博客
08-31 1万+
基础概念 1.数据传输需要的时间（ Data Arrival Time） : 信号到达时间是指信号到达电路中某一点的真实时间，一般等于信号到达时序路径起点的时间加上信号在该时序路径上传播所用的时间。 2.要求到达时间（ Data Required Time):指期望信号到达电路中某一点的时间。 3.时序裕度(slack):指电路中某点处要求到达时间与实际信号到达时间的差值。 4.建立时间（
静态时序分析（STA）深入教程
"STA(Static Timing Analysis)教程涵盖了基础和高级主题，主要针对ASIC设计" 在集成电路设计领域，STA（Static Timing Analysis）是至关重要的一个环节，它是一种用于验证数字电路设计时序性能的静态分析方法。 Gil...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值