csdn1tankspa的博客

原创 十进制计数器的设计（vhdl）

在进行十进制计数器设计时，首先逢十进一即0,1,2,3,4,5,6,7,8,9，计数器进位1，然后重新计数。由此我们可以得到，每当时检测钟信号的上升沿时计数器计数一次，当计数器记到9时计数器输出进位。于是我们大致可以画出一个十进制计数器的示意图其中CLK代表时钟信号，COUT代表进位，CQ代表计数。在实际使用我们常常需要对计数器进行复位，同时控制计数器是否计数。这两个信号都为输入信号所以一个标准的十进制计数器应该为接下来编写代码具体思路大概为，定义一个数据暂存点，利用CQX...