十进制计数器的设计（vhdl）

最新推荐文章于 2023-01-17 16:23:02 发布

csdn1tankspa

最新推荐文章于 2023-01-17 16:23:02 发布

阅读量1.3w

点赞数 10

文章标签： vhdl

本文链接：https://blog.csdn.net/csdn1tankspa/article/details/121023796

版权

本文介绍了如何设计一个十进制计数器，重点在于逢十进一的逻辑实现。在每个时钟信号上升沿，计数器递增，当达到9时产生进位。此外，还讨论了计数器的复位和控制计数功能，并给出了VHDL代码设计的基本思路。

摘要由CSDN通过智能技术生成

在进行十进制计数器设计时，首先逢十进一即0,1,2,3,4,5,6,7,8,9，计数器进位1，然后重新计数。由此我们可以得到，每当时检测钟信号的上升沿时计数器计数一次，当计数器记到9时计数器输出进位。于是我们大致可以画出一个十进制计数器的示意图

其中CLK代表时钟信号，COUT代表进位，CQ代表计数。

在实际使用我们常常需要对计数器进行复位，同时控制计数器是否计数。这两个信号都为输入信号

所以一个标准的十进制计数器应该为

接下来编写代码

具体思路大概为，定义一个数据暂存点，利用CQX<=CQX+1来进行计数，在再将CQX指向CQ。

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity jz10 is
	port(CLK,RST,EN : in std_logic;
	             CQ : out std_logic_vector(3 downto 0);--定义端口名
				 COUT : out std_logic);
	end jz10;
architecture behav of jz10 is
signal CQX : std_log