- 博客(2)
- 收藏
- 关注
RSS订阅转载 FIFO verilog
首先要明白这里的同步FIFO和异步FIFO的使用场合。当你的设计中只有一个时钟信号的时候，所有的寄存器都使用同一个时钟，他们之间不会产生传输速度不匹配的情况；而当你的设计中存在多个时钟信号，并且需要在这几个时钟域之间传输数据的时候，寄存器会由于时钟信号的频率不匹配而产生数据丢失等情况，这个时候需要用异步FIFO来进行缓存，保证数据能够正确传输，因此一般异步FIFO会包含一个双端口的RAM，用于数据
2017-03-15 09:40:36
339
转载 SPI串行端口操作
引脚描述SCLK(串行时钟)是串行移位时钟，此引脚为输入。SCLK用来使串行控制端口的读写操作同步。写入数据位记录在该时钟的上升沿，读出数据位记录在下降沿。此引脚由一个40 kΩ电阻内部下拉至地。SDIO(串行数据输入/输出)是一个两用引脚，既可以仅用作输入(单向模式)，也可以同时用作输入和输出(双向模式）。 AD9523默认采用双向I/O模式。SDO(串行数据输出)仅用于单向
2017-03-14 14:52:38
2251
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人