arm知识
dumb_man
这个作者很懒,什么都没留下…
展开
-
mmu常 见terms
stage 2 address translation : 指实现了LPAE(Large Physical Address Extension),支持40bit的地址的地址转换(VA-->PA)。stage 1 address translation : 指32bit地址的地址转换(VA-->PA)。PL1 : 特权运行模式。PL0:非特权运行模式(对应user模式)PL2: 对应HYP模式(原创 2017-11-20 17:50:36 · 245 阅读 · 0 评论 -
什么是write-allocate policy?
在有cache的单机系统中,通常有两种写策略:write through和write back。这两种写策略都是针对写命中(write hit)情况而言的:write through是既写cache也写main memory;write back是只写cache,并使用dirty标志位记录cache的修改,直到被修改的cache 块被替换时,才把修改的内容写回main memory。那么在写失效(原创 2017-11-20 17:50:41 · 10748 阅读 · 0 评论 -
4.4 To be inclusive or not to be 1
转自:http://blog.sina.com.cn/s/blog_6472c4cc0102dw06.html无数经典的体系结构书籍专注于介绍Inclusive。这使得我所接触的毕业生和工程师很少有Exclusive和NI/NE Cache的概念,包括几年前的自己。一些甚至是来自处理器厂商的工程师也对此知之甚少。也许我们早已熟悉了Inclusice这种Cache Hierarchy结构,认为CPU原创 2017-11-20 17:50:45 · 234 阅读 · 0 评论 -
armv7系统的exception vector设置
本文摘自arm文档:ARM? Architecture Reference Manual ARMv7-A and ARMv7-R edition1、Implementation that does not include the Security ExtensionsThis section applied to all ARMv7-R implementations.An implementat原创 2017-11-20 17:50:47 · 1115 阅读 · 0 评论 -
A9芯片的mmu知识---Information returned by a translation table lookup
当进行一次MMU的translation过程时,不管是通过tlb查到的translation table descriptor,还是通过TTW查到的translation table descriptor,都会返回两种信息,一种是想要查询的物理地址,一种是这个物理地址的一些属性。这些属性被分成三类, 0b00 , InvalidThe associated VA is unmapped, and原创 2017-11-20 17:50:51 · 1276 阅读 · 0 评论 -
Translation table walk access caches
As ARM specification:If an implementation includes the Multiprocessing Extensions, translation table walks must access data or unified caches, or data and unified caches, of other agents participating原创 2017-11-20 17:51:03 · 860 阅读 · 0 评论 -
cache知识学习
1、基础说明:http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.den0024a/ch11s01s02.html2、详细解释:https://cseweb.ucsd.edu/classes/su07/cse141/cache-handout.pdf转载 2018-02-28 11:33:27 · 317 阅读 · 0 评论 -
Cache and Cache Line Fills -- Critical Word First
以下内容来自arm v8官方说明与网络寻踪,个人理解而来:arm采用的是 Harvard architecture,有分离的指令与数据总线,因此有两种cache(指令cache和数据cache);区别于 冯.诺依曼 架构的单一cache (即存指令也存数据,被称为unified cache)。对与Arm v8处理器,L1 cache是指令与数据分离的,L2 cache是unified cache。...翻译 2018-03-15 17:34:48 · 2999 阅读 · 0 评论