TIC_YX的专栏

VHDL中的延时问题【转】VHDL中的延时问题1。VHDL中的delta延时大于零，但小于任何指定的延时（指定的延时包括after指定的惯性延时和transport指定的传输延时）。因此，在一个确定的仿真时刻t，开启有限多个仿真周期（即一个delta延时）不会使仿真时刻向前推进，就是说不论有多少个delta延时，都认为是在t时刻。为什么能够这样认为呢，请看2。2。在具体硬件

1．功耗分析简介 在FPGA 设计中，功耗分析是成功设计的重要环节。针对 FPGA 设计中的功耗分析，Xilinx 公司推出了简单的速查表格和专用的功耗分析工具——XPower。对于开发初期的 FPGA 功耗估算，设计者一般使用 Xilinx公司提供的简单图表和公式。例如，XC9500 系列器件的简单功耗分析可以在其数据手册中找到估算公式。Virtex-E 和 Virtex-Ⅱ系列器件的简

第2节 FPGA芯片结构1.2.1 FPGA工作原理与简介 如前所述，FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。由于FPGA需要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成，而

附上IS61LV25616是ISSI公司的SRAM芯片,它的存储容量为16*256K,并具有高低选择信号. 特点如下:1.高速访问时间8,10,12,15ns2.CMOS低功郝操作3.TTL兼容的接口电平4.单电源3.3V供电5.无时钟无刷新需求6.三态输出7.数据控制分为高,低字节内部框图如下:  封

问：就是我们在  延时效率  上没有什么经验，后时序仿真时由于不同步的问题也产生了0的输出，所以我们不知道如何对其进行时间、面积、功耗上的一个优化及其权衡 ？答：fpga一般前仿就行了，后仿结果和前仿结果应该一致。如果不一致，则可能是代码中有些不可实现的语句（例如测试语句），属于设计错误。timing和area是一对矛盾：为了优化timing，需要了解如何适当地插入寄存器，将一个复杂的组合

FPGA文件约束：FPGA设计中的约束文件有3类：用户设计文件（.UCF文件）、网表约束文件（.NCF文件）以及物理约束文件（.PCF文件），可以完成时序约束、管 脚约束以及区域约束。3类约束文件的关系为：用户在设计输入阶段编写UCF文件，然后UCF文件和设计综合后生成NCF文件，最后再经过实现后生成PCF 文件。UCF文件是ASC 2码文件，描述了逻辑设计的约束，可以用文本编辑器和Xilin

IMPACT软件使用 一般情况下，我是反感写这些内容的，找个UG看一下，然后练习一下，就会了，参考价值不大，这次破例，纯属冲动。5.4.1 iMPACT综述与基本操作1. iMPACT简介 iMPACT支持4种下载模式：边界扫描，从串模式、SelectMap模式以及Desktop配置模式。从串模式是一种常用配置电路，可用USB口或并口完成配置。SelectMap模式

自：http://blog.sina.com.cn/s/blog_6c7b6f030101ctlh.html 一、 Modelsim简介    Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值，可以

1 引 言       现场可编程门阵列FPGA有集成度高、体积小、灵活可重配置、实验风险小等优点，在复杂数字系统中得到了越来越广泛的应用。       随着FPGA技术的成熟和不断飞速发展，数字电路的设计只需一片FPGA器件、一些存储设备和一些电气接口匹配电路的解决方案已成为主流选择方案。根据多年的应用经验，相关数字系统中，FPGA器件的选型非常重要，不合理的选型会导致一系列