- 博客(2)
- 收藏
- 关注
RSS订阅转载 【原创】【动态显示数码管】【NiosII】自定义组件学习
【原创】【动态显示数码管】【NiosII】自定义组件学习 在本例中，学习自己定义具有Avalon Memory Map Slave接口的数码管驱 动。首先新建工程。建立一个原理图文件，加入前一个例子中的clk_div.v源文件，并且生成原理图符号。 加入数码...
2010-03-15 23:10:00
518
转载 【原创】【verilog】分频器设计--支持自定义占空比和输出频率
【原创】【verilog】分频器设计--支持自定义占空比和输出频率 module clk_div(clk_in, clk_out); parameter DUTY = 20; //定义脉冲的占空比 parameter VAL = 100; input...
2010-03-14 21:44:00
1169
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人