- 博客(3)
- 收藏
- 关注
RSS订阅转载 zynq7的MIO，EMIO，axi_GPIO
以下均为转载： http://blog.csdn.net/lg2lh/article/details/49499587学了zynq一段时间，一上来的时候就被zynq的GPIO唬住了，实在没搞清楚zynq的GPIO怎么回事，一会这样，一会那样，最后才慢慢发现zynq至少有3种GPIO可以调用。难怪我觉得每篇介绍GPIO的博客说的有一些不一样呢。我们先看有哪三种GPIO：MIO、EMI
2017-06-07 18:56:26
846
翻译 自定义IP里面的各个总线接口的定义
1、Bus2IP_Clk :Synchronization clock provided to the user logic. All IPIC signals are synchronous to this clock. It is identical to the input _Clk signal of the peripheral. No additional buffering is p
2016-11-14 15:16:30
1237
转载 自定义IP核里面的Bus2IP_Clk到底是什么
今天几个同事在讨论一个问题：新建IP核时候一般是把Bus2IP_Clk直接当做自己的逻辑代码的时钟，但这个时钟到底是怎样和PS联系起来的呢？ 如下图所示，从XPS来看，IP核的时钟端口是S_AXI_ACLK，来自ps的FCLK_CLK0，这个时钟可以自己配置。 但从IP核的顶层文件vga.vhd中无法直观地看出S_AXI_ACLK和Bus2IP_
2016-11-14 14:54:12
1885
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人