![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
处理器
文章平均质量分 61
可乐虎
嵌入式!
展开
-
ARM外设寄存器Cache一致性问题
ARM外设寄存器Cache一致性问题 2012-05-22 09:44:14分类: 嵌入式 /* bank4 DM9000 ,关闭cache和写缓冲,否则出现cache不一致问题 */ MMU_SetMTT(0x20000000,0x27f00000,0x20000000,RW_NCNB);以上是DM9000裸机代码,其中关掉了DM900转载 2014-11-02 21:31:52 · 2028 阅读 · 0 评论 -
DMA及cache一致性的学习心得
DMA及cache一致性的学习心得 收藏人:耶和华的大卫2011-10-14 | 阅: 转: | 大 中 小 | 分享转载 2014-11-05 00:22:18 · 1681 阅读 · 0 评论 -
DMA和cache一致性问题
Cache原理CPU缓存(Cache Memory)是位于CPU与内存之间的临时存储器,它的容量比内存小的多但是交换速度却比内存要快得多。缓存的出现主要是为了解决CPU运算速度与内存 读写速度不匹配的矛盾,因为CPU运算速度要比内存读写速度快很多,这样会使CPU花费很长时间等待数据到来或把数据写入内存。在缓存中的数据是内存中的 一小部分,但这一小部分是短时间内CPU即将访问的,当CPU调用大量转载 2014-11-05 00:24:55 · 982 阅读 · 0 评论 -
理解“统一编址与独立编址”,“I/O端口与I/O内存”
从CPU连出来一把线:数据总线、地址总线、控制总线,这把线上挂着N个接口,有相同的,有不同的,名字叫做存储器接口、中断控制接口、DMA接口、并行接口、串行接口、AD接口……一个设备要想接入,就用自己的接口和总线上的某个匹配接口对接……于是总线上出现了各种设备:内存、硬盘,鼠标、键盘,显示器…… 对于CPU而言,如果它要发数据到某个设备,其实是发到对应的接口,接口电路里有多个寄转载 2015-04-15 00:09:52 · 3614 阅读 · 0 评论 -
独立编址与统一编址
在不同的系统中,I/O端口的地址编排有两种形式:存储器统一编址和I/O独立编址。 存储器统一编址(存储器映像编址):在这种编址方式中,I/O端口和内存单元统一编址,即把I/O端口当作内存单元对待,从整个内存空间中划出一个子空间给I/O端口,每一个I/O端口分配一个地址码,用访问存储器的指令对I/O端口进行操作。 存储器统一编址的优点是:I/O端口的数目几转载 2015-04-14 23:43:23 · 1604 阅读 · 0 评论 -
Arm nandflash&norflash启动原理
部分ARM9的CPU内部都集成有一个SRAM,SRAM是英文Static RAM的缩写,它是一种具有静止存取功能的内存,不需要刷新电路即能保存它内部存储的数据。这样他不需要初始化就能够直接使用。这与我们在外部扩展的大容量的SDRAM是不一样的,外部大容量的SDRAM是需要初始化后才能使用的,这点大家务必要搞清楚。这点在我做过移植的处理器:s3c2410(arm920t),s3c2440(arm92转载 2015-09-17 23:51:53 · 1740 阅读 · 1 评论