- 博客(3)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 BUAACO-PIPELINE-CPU
流水线CPU一、流水线CPU概述1、流水线CPU的原理流水线CPU是为提高吞吐量而创造的，五段式流水线CPU的吞吐量是单周期CPU的五倍，同一时间CPU上最多有五条指令在运行。如何达到同一CPU上五条指令呢？答案就在于把每条指令都拆分成五个阶段，按照CPU硬件执行流来拆成五段：IF（instruction fetch）、DEC（decode）、EXE（execute）、ME（memory）、WB（write back），CPU上五段部分分别执行一条指令的一个阶段。因为CPU上五段分别进行不同指令的不
2021-07-07 23:24:16
404
原创 单周期CPU
一、设计思路1、CPU的意义CPU是计算机的核心，因为它是计算机指令的处理单元。计算机体系结构包含两个方面，一个方面是指令集，一个方面是硬件实现。指令集是计算机被定义拥有的执行指令，计算机通过支持指令集的运行，来完成计算工作并为程序员编程服务。硬件实现则是具体的硬件去实现指令集，这个硬件实现的核心就是CPU的设计。这里写的CPU的设计是32位机器的CPU，指令和数据均为32位。支持指令为简化mips指令集。2、CPU的设计CPU的设计包含数据通路的设计和控制器的设计。数据通路是执行指
2021-07-05 22:54:22
1065
1
不同VLAN间主机通信的机制探索和实验验证
概要：探索了不同VLAN间主机通信的机制，并基于一个简单的拓扑图进行不同VLAN上主机的ping实验，截获报文进而分析通信机制，验证本文所提结论，进而通过截获的报文明确给出三层交换机提高交换效率的证据。
适用人群：计算机网络初学者、相关专业学生、对三层交换机感兴趣的人。
阅读建议：由于篇幅较长，笔者将结论放在最前面，对实验不感兴趣的读者可直接看到结论，实验过程部分放到中部，且在需要查看配置信息处多有跳转链接，便于读者食用，实验的机器配置信息放在最末。
文中描述不妥之处，还请联系我修改，大家一起学习、进步！
2022-04-09
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人