- 博客(2)
- 收藏
- 关注
RSS订阅转载 verdi 混合编译查看代码
verdi支持混合查看代码，但是需要提前将代码编译为lib vhdl： vhdlcom -lib libname -2000 -f flist.f -- -lib libname 可不写（默认work.lib++） verilog: vericom -lib libname -sv -f flist.f 注：vhdlcom,vericom 编译使用相同的编译lib 编译完成后使用...
2018-07-17 14:30:00
1184
转载 clock geting
What is Clock Gating? • Register banks disabled during some clock cycles – Typical implementation uses multiplexers – Clock gating cell replaces multiplexers 典型RTL设...
2018-04-03 09:50:00
74
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人